文章 ID: 000095888 內容類型: 錯誤訊息 最近查看日期: 2024 年 04 月 15 日

內部錯誤:子系統:EPEO,檔:/quartus/power/epeo/epeo_writer2.cpp,行: <number></number>

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Quartus® Prime Pro Edition 軟體版本 23.2 及更早版本存在問題,在 Agilex™ 7 裝置中執行電源分析器時,您可能會看到此內部錯誤。該錯誤是由重置發佈FPGA IP 的概要設計約束 (SDC) 描述不當引起的。

    錯誤訊息中的行:<編號>取決於 Quartus® Prime Pro Edition 軟體的版本。

    使用版本 22.4 及更早版本時,它是 Line:201。

    使用版本 23.1 及更高版本時,它是 Line:183。

    解決方法

    若要變通解決此問題,請在執行電源分析器之前從時序分析器的 SDC 檔案檔案清單中刪除以下 SDC 檔。

    • reset_release/altera_s10_user_rst_clkgate_<number>/synth/altera_s10_user_rst_clkgate_fm.sdc

    請注意,文件路徑中的<number>取決於 Quartus® Prime Pro Edition 軟體版本。

    若要從時序分析器中排除上述 SDC 檔,請使用以下步驟

    1. 打開「設置」視窗
    2. 在「設置」視窗的「類別」面板中選擇「時間分析器
    3. 從要包含在專案中的 SDC 檔案檔案清單中刪除專案目錄中<相對路徑>/reset_release.ip

    此問題將在 Quartus® Prime Pro Edition 軟體的未來版本中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。