由於Quartus® Prime Pro Edition 軟體版本 23.2 及更早版本存在問題,在 Agilex™ 7 裝置中執行電源分析器時,您可能會看到此內部錯誤。該錯誤是由重置發佈FPGA IP 的概要設計約束 (SDC) 描述不當引起的。
錯誤訊息中的行:<編號>取決於 Quartus® Prime Pro Edition 軟體的版本。
使用版本 22.4 及更早版本時,它是 Line:201。
使用版本 23.1 及更高版本時,它是 Line:183。
若要變通解決此問題,請在執行電源分析器之前從時序分析器的 SDC 檔案檔案清單中刪除以下 SDC 檔。
- reset_release/altera_s10_user_rst_clkgate_<number>/synth/altera_s10_user_rst_clkgate_fm.sdc
請注意,文件路徑中的<number>取決於 Quartus® Prime Pro Edition 軟體版本。
若要從時序分析器中排除上述 SDC 檔,請使用以下步驟
- 打開「設置」視窗
- 在「設置」視窗的「類別」面板中選擇「時間分析器
- 從要包含在專案中的 SDC 檔案檔案清單中刪除專案目錄中<相對路徑>/reset_release.ip
此問題將在 Quartus® Prime Pro Edition 軟體的未來版本中得到解決。