文章 ID: 000095890 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 01 日

為什麼具有perserve_for_debug屬性的懸空信號在編譯後仍然優化？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體 v22.3 及更早版本存在問題，您可能會看到懸空信號被優化掉，儘管它具有preserve_for_debug合成屬性。

    解決方法

    要解決此問題，請將懸空信號連接到頂層引腳以避免合成優化。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。