文章 ID: 000095943 內容類型: 疑難排解 最近查看日期: 2024 年 04 月 16 日

為什麼啟用了流量控制的 200GE 或 400GE F-Tile 以太網FPGA硬 IP 設計範例在 Quartus® Prime Pro - 支持邏輯生成編譯階段失敗?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 23.2 中的問題,當連結夥伴發送 PAUSE 時停止 TX 流量參數設置為時,200GE 或 400GE F-Tile 以太網FPGA硬 IP 設計範例在編譯的支持邏輯生成階段將失敗。

    解決方法

    若要解決此問題,請按照下列步驟操作:

    1. 找到並開啟位於 <design_example_name>/hardware_test_design/common/ 目錄中的 eth_f_hw_ip_top.sv 檔案
    2. 刪除 dut 實例中包含的 i_tx_pfc 和 o_rx_pfc 埠
    3. 保存修改後的 eth_f_hw_ip_top.sv
    4. 重新編譯設計範例

    此問題已在 Quartus® Prime Pro Edition 軟體 23.3 版中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。