為什麼PCI Express* 的 F-Tile Avalon® 串流 FPGA IP 記憶體在計時違規行為？

由於 Quartus® Prime Pro Edition 軟體版本 23.2 與 23.3 中的問題，在 Agilex™ 7 裝置中將適用於 PCI Express* 的 F-Tile Avalon® Streaming FPGA IP 從 Quartus® Prime Pro Edition 軟體版本 23.1 移轉至 23.2 或 23.3 時，您可能會看到任何路徑出現計時衝突。

• *|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg
• *|cur_state*|din_s1
• *|pcie_src_inst|p*_hot_rst_cur_state[*]
• *|pcie_src_inst|in_warm_rst_inst|*

若要解決此問題，請將以下set_false_path添加到頂部 SDC 檔，這將修復計時衝突：

• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_tx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_rx_chnl_*~pld_rx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*|din_s1]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|p*_hot_rst_cur_state[*]]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst_inst|*]

此問題已從 Quartus® Prime Pro Edition 軟體版本 23.4 開始修復。