文章 ID: 000097129 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 30 日

為什麼 CDR 凍結功能不適用於 F-Tile PMA/FEC Direct PHY Intel® FPGA IP?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.3 及更早版本存在問題,使用 F-Tile PMA/FEC Direct PHY Intel® FPGA IP時,GPON 應用程式的 CDR 凍結功能無法按預期運行。

    解決方法

    要使 CDR 凍結功能正常工作,您需要:

    1. 配置 F-Tile PMA/FEC Direct PHY Intel® FPGA IP GUI,如下所示:

    • FGT PMA 配置規則 設置為 GPON
    • 適應模式設置為手動
    • 啟用 fgt_rx_cdr_fast_freeze_sel
    • 啟用 fgt_rx_cdr_freeze

    2. 設計 SOF 檔程式設計完成後,通過設置以下兩個 FGT 寄存器來啟用 CDR 凍結功能:

    • 0x62000[16] 至 1'B1
    • 0x62004[12] 至 1'b1

    請注意,上述寄存器僅適用于放置在通道 0 上的通道。對於放置在其他通道上的通道,您需要添加偏移位址。如需更多詳細資料,請參閱 F-Tile Architecture and PMA and FEC Direct PHY IP 使用者指南

    3. 按如下方式驅動信號:

    • fgt_rx_cdr_fast_freeze_sel 信號連接到 1'B0
    • 突發結束時將 fgt_rx_cdr_freeze 信號置位為 1'b1,並在突發開始時將 fgt_rx_cdr_freeze 信號解置至 1'b0

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。