文章 ID: 000097176 內容類型: 疑難排解 最近查看日期: 2024 年 05 月 10 日

為什麼禁用記憶體子系統 FPGA IP 內內容可尋址記憶體FPGA IP 的 AXI 介面就緒有效延遲參數？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 23.3 中的問題，在內容可尋址記憶體FPGA IP 中停用了 AXI 介面就緒有效延遲部分下的參數。

    解決方法

    此問題已在 Quartus® Prime Pro Edition 軟體版本 23.4 中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。