為什麼使用 Cadence Xcelium* 模擬器時，F-Tile 變體的 PCI Express* 設計範例多通道 DMA FPGA IP 無法模擬？

由於 Quartus® Prime Pro Edition 軟體版本 22.1 至 23.3 存在問題，使用 Cadence Xcelium* 模擬器時，無法模擬用於 F-Tile 變體的 PCI Express* 設計範例的多通道 DMA FPGA IP。

若要在模擬中解決此問題，請使用以下命令運行 Cadence Xcelium 模擬：

適用於 Quartus® Prime Pro Edition 軟體版本 23.3

sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS=“+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv” USER_DEFINED_ELAB_OPTIONS=“-warn_multiple_driver\ -timescale\ 1ns/1ps” USER_DEFINED_SIM_OPTIONS=“” |三通simulation.log

適用於 Quartus® Prime Pro Edition 軟體版本 22.1 至 23.2

sh xcelium_setup.sh USER_DEFINED_VERILOG_COMPILE_OPTIONS=“+define+RTLSIM\ +define+SSM_SEQUENCE\ -sv” USER_DEFINED_ELAB_OPTIONS=“-timescale\ 1ns/1ps” USER_DEFINED_SIM_OPTIONS=“” |三通simulation.log

此問題已在 Quartus® Prime Pro Edition 軟體版本 23.4 中修復。