文章 ID: 000097552 內容類型: 疑難排解 最近查看日期: 2023 年 12 月 11 日

為什麼 Intel Agilex® 7 R-Tile Compute Express Link* （CXL） 1.1/2.0 FPGA IP 在位址轉換前未移除 HDM 基址？

環境

  • Intel® Quartus® Prime Pro Edition 軟體

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.3 及更早版本存在問題，Intel Agilex® 7 R-Tile Compute Express Link* （CXL） 1.1/2.0 FPGA IP 不會移除 HDM 基址，這會導致使用者邏輯中出現意外轉換的位址。

    例如：
    1. HDM 基址 = 0x4f414c000000 且偏移量 = 0 的交易，因此完整位址應為 0x4f414c000000 + 0 = 0x4f414c000000;

    2. Intel Agilex® 7 R-Tile Compute Express Link* （CXL） 1.1/2.0 FPGA IPCXL IP 輸出到使用者邏輯，轉換位址[51：6] = 0x13d0_5300_0000;

    3. 此轉換後的位址不會路由到目標記憶體位址 0，這會導致意外行為。

    解決方法

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。