文章 ID: 000097657 內容類型: 疑難排解 最近查看日期: 2024 年 05 月 10 日

為什麼 Agilex™ 7 M 系列 DDR5 UDIMM 外部記憶體介面 IP 在硬體測試時無法校準？

環境

  • Intel® Quartus® Prime 設計軟體
  • 外部記憶體介面 Intel® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 23.4 中的問題，您可能會看到 Agilex™ 7 M 系列 DDR5 UDIMM 外部記憶體介面 IP 在硬體測試中無法校準。

    解決方法

    此問題在 Quartus® Prime Pro Edition 軟體版本 24.1 中

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。