文章 ID: 000097743 內容類型: 錯誤訊息 最近查看日期: 2025 年 06 月 10 日

使用 JTAG-Over-Protocol IP 分接 PR（部分重新配置）分區內的邏輯時，為什麼 Signal Tap 顯示「將裝置程式設計以繼續」？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    Signal 選擇邏輯分析器 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體版本 23.4 及更早版本存在問題，當嘗試分路 PR 分區內的邏輯時，當同時使用 JTAG-Over-Protocol IP 時，Signal Tap 邏輯分析器 IP 將顯示“程式設計設備以繼續”。

解決方法

要變通解決此問題，請禁用 JTAG-Over-Protocol IP 中的啟用使用 TCK-ENA 選項。

此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。