文章 ID: 000098396 內容類型: 產品資訊與文件 最近查看日期: 2024 年 04 月 17 日

在Stratix® 10 MX 裝置中使用 UIB_PLL_REF_CLK 針腳時，片上差分終端是否總是使能？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的，在 Stratix® 10 MX 器件中使用 UIB_PLL_REF_CLK 引腳時，片上差分終端將始終啟用且無法禁用。

解決方法

此資訊將在將來添加到Stratix® 10 文件中。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 MX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。