針對使用 ModelSim SE 2023.4 或 Questa*- FPGA 版 Agilex™ 7 裝置的 VHDL 變體模擬 VHDL 變體，為什麼我會看到檢查FPGA器錯誤？

在模擬針對具有 ModelSim SE 2023.4 或 Questa*- FPGA 版的 Agilex™ 7 裝置的 VHDL 變體的 Interlaken（第 2 代）FPGA IP 設計範例時，您可能會看到以下錯誤消息。

# ________________________________________________________________# 	 INFO：開始傳輸封包
# __________________________________________________________
# 
# 
# 時間：            329910000 檢查器錯誤計數          1
# __________________________________________________________
# 	 INFO：停止傳輸封包
# __________________________________________________________
# 
# 
# __________________________________________________________
# 	 INFO：檢查數據包統計資訊
# __________________________________________________________
# 
# 
# 時間：            344203333 檢查器錯誤計數         25
# 		 CRC24 報告錯誤：      0
# 		 已傳輸的 SOP：         100
# 		 已傳輸的 EOP：         100
# 		 收到的 SOP：            100
# 		 收到的 EOP：            100
# 		 ECC 錯誤計數：            0
# __________________________________________________________
# 	 INFO： 測試失敗# 
 
# __________________________________________________________

要變通解決此問題，請使用 ModelSim SE 2023.2。

此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。