文章 ID: 000098667 內容類型: 疑難排解 最近查看日期: 2025 年 05 月 16 日

為什麼 Quartus® Prime Pro Edition 軟體中的 IO 銀行使用方式報告顯示，當使用 10 個FPGA裝置時，具有差分 SSTL/HSTL 輸入Stratix®銀行需要 VREF？

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體版本 24.1 及更早版本中的問題，當使用 10 個FPGA裝置Stratix®時，IO 組使用方式顯示，包含差分 SSTL/HSTL 輸入但沒有單端 SSTL/HSTL 輸入的庫需要 VREF。

解決方法

差分 SSTL/HSTL 輸入不需要外部 VREF，因此對於具有差分 SSTL/HSTL 輸入但沒有單端 SSTL/HSTL 輸入的組，您可以忽略這一點。

此問題已從 Quartus® Prime Pro Edition 軟體版本 24.3 開始修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。