為什麼在 Quartus® Prime Pro Edition 軟體版本 24.1 中升級 IP 後，QSF 分配會被重新排序？

由於FPGA Intellectual Property （IP） 解決方案已從 Quartus® Prime Pro Edition 軟體版本 24.1 取代了 Nios II Nios® V 處理器換FPGA for FGPA 處理器，您可能會遇到以下情況：在 IP 升級至 Quartus® Prime Pro Edition 軟體版本 24.1 後，專案中的 QSF 分配可能會重新排序，從而導致升級后發生時序衝突。

受影響的IP清單：

1. H-tile 硬 IP 以太網路Intel FPGA IP（範例設計）
2. E-tile 硬 IP 以太網路Intel FPGA IP（範例設計）
3. E-tile 硬IP Agilex™ 7 設計範例
4. F-tile 動態重新配置套件FPGA IP
5. 低延遲 100G 乙太網路 Stratix® 10 FPGA IP
6. 25G 乙太網路Stratix® 10 FPGA IP
7. 低延遲 E-tile 40G 乙太網路FPGA IP
8. 低延遲 50G 乙太網路FPGA IP 設計範例（Stratix® 10 裝置）
9. Stratix® 10 10GBASE-KR PHY IP
10. E-tile 動態重新配置 FPGA IP 設計範例
11. Stratix® 10 10GBASE-KR PHY IP
12. 乙太網路子系統 FPGA IP
13. Arria® 10 收發器原生 PHY
14. SDI II FPGA IP（僅適用於設計範例）
15. HDMI FPGA IP（僅適用於設計範例）
16. DisplayPort FPGA IP （僅適用於設計範例）
17. 設計中包含 F 型瓷磚

對於 Quartus® Prime Pro Edition 軟體版本 24.1，有一個修補程式可用於修復此問題。
從下方相應鏈接下載並安裝補丁 0.14。

• 下載適用於 Windows 的 0.14 補丁 （quartus-24.1-0.14-windows.exe）
• 下載 Linux 0.14 補丁 （quartus-24.1-0.14-linux.run）
• 下載補丁 0.14 的自述檔 （quartus-24.1-0.14-readme.txt）

此問題已從 Quartus Prime Pro Edition 軟體版本 24.2 開始修復。