文章 ID: 000098764 內容類型: 錯誤訊息 最近查看日期: 2024 年 05 月 20 日

為什麼低延遲乙太網路 10G MAC Stratix® 10 FPGA IP 10M/100M/1G/2.5G/10G 乙太網路設計範例在使用 Cadence* Xcelium* 工具時在模擬期間失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲乙太網路 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體 23.3 及更早版本存在問題，使用 Cadence* Xcelium* 工具模擬時，低延遲乙太網路 10G MAC Stratix® 10 FPGA IP 的 10M/100M/1G/2.5G/10G 以太網路設計範例 將失敗。

    解決方法

    此問題已從 Quartus® Prime Pro Edition 軟體版本 23.4 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。