文章 ID: 000098872 內容類型: 錯誤 最近查看日期: 2024 年 05 月 27 日

為什麼前傳壓縮FPGA IP 範例設計無法滿足時序要求，尤其是Stratix® 10 H-Tile？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 24.1 中的問題，當數據方向設置為“TX 和 RX”且壓縮方法設置為“BFP”時，您可能會看到計時錯誤。

    解決方法

    此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 5 產品

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 NX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。