文章 ID: 000099006 內容類型: 產品資訊與文件 最近查看日期: 2024 年 05 月 30 日

我是否可以使用PCI Express* 的 Cyclone® V 硬IP中的 coreclkout_hip 以外的頻率源驅動pld_clk?

環境

    Intel® Quartus® Prime Standard Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Cyclone®在 PCI Express* 使用者指南版本 1.5 及更早版本中,您可能會在 pld_clk 上看到以下說明:「您必須用 coreclkout_hip 驅動此時鍾

然而,在 PCIe* 解決方案使用者指南 18.0 版的 Cyclone® V Avalon® 串流 (Avalon-ST) 介面中,您可能會在 pld_clk 上看到描述:「您可以使用coreclkout_hip驅動此時鍾。如果使用另一個頻率源驅動pld_clk,則該頻率源必須等於或快於 coreclkout_hip,但不能快於 250 MHz。如果pld_clk以與 coreclkout_hip 相同的頻率運行,請選擇精度為 0 ppm 的頻率源

解決方法

是的,您可以使用另一個頻率源驅動 pld_clk 。請遵循適用於PCIe* 解決方案使用者指南版本18.0的 Cyclone® V Avalon® 串流 (Avalon-ST) 介面中的 pld_clk 說明。

此資訊將於未來版本的《適用於PCI Express* 的 Cyclone® V Hard IP 使用者指南》中更新。

相關產品

本文章適用於 2 產品

Cyclone® V FPGA 與 SoC FPGA
Cyclone® 開發套件

1

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考,僅供一般參考,不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾,將由英文版負責。 請參閱本頁的英文版本。