文章 ID: 000099078 內容類型: 疑難排解 最近查看日期: 2024 年 11 月 18 日

為什麼在分析和合成后，Quartus® Pin Planner 中無法識別我的輸出引腳？

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體版本 23.3 及更新版本存在問題，Pin Planner 在分析和合成後無法識別 Verilog HDL 中沒有電線分配的輸出信號。在早期版本的 Quartus® Prime Pro Edition 軟體中，不需要線路分配。

解決方法

此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。

相關產品

本文章適用於 2 產品

Intel® Cyclone® 10 GX FPGA
Intel® Arria® 10 GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。