文章 ID: 000099103 內容類型: 錯誤訊息 最近查看日期: 2024 年 06 月 13 日

錯誤 （11193）： “CMU_FPLL”的輸出埠“OUTCLK[<number>]”無法連接到<number>節點“”的“IO_OUTPUT_BUFFER”的PLD<pin name=""></pin></number>埠“I[]”。</number>

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體版本 22.3 至 23.3 中的問題，當 FPLL 的時鐘輸出連接到 Arria® 10 及 Cyclone® GX 裝置中使用 2.5 V、3.0 V LVTTL 或 3.0-V LVCMOS I/O 標準的輸出引腳時，您將看到此錯誤。

解決方法

此問題已從 Quartus® Prime Pro Edition 軟體版本 23.4 開始得到修復

相關產品

本文章適用於 2 產品

Intel® Cyclone® 10 GX FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考，僅供一般參考，不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾，將由英文版負責。 請參閱本頁的英文版本。