文章 ID: 000099169 內容類型: 疑難排解 最近查看日期: 2025 年 10 月 06 日

為什麼在O-RAN FPGA IP中使用塊浮點（BFP）壓縮時，avst_source_u_data資料介面會溢出？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    介面
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 O-RAN FPGA IP 存在問題，原始 IQ 樣本（iSample 和 qSample）數據指數僅支持塊浮點 （BFP） 壓縮中高達 7 的冪。

如果指數較大，則 avst_source_u_data 介面會溢位。

解決方法

若要解決此問題，使用者應確保調整原始 IQ 樣本資料，以將指數保持在 7 以內。

此問題計劃在未來版本的O-RAN FPGA IP中修復。

相關產品

本文章適用於 2 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。