文章 ID: 000099248 內容類型: 疑難排解 最近查看日期: 2024 年 07 月 16 日

如何減少模擬使用 FEC 的基於 F-Tile 收發器的設計所需的模擬時間?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體版本 24.2 中的問題,預設情況下未啟用使用 FEC 的基於 F-Tile 收發器的設計進行更快模擬時間所需的 C 模型。

    解決方法

    要變通解決此問題,請執行以下步驟,具體取決於您使用的模擬器:

    • 風 投
    1. 在 Synopsys VCS 模擬目錄中開啟模擬設定腳稿 (vcs_setup.sh
    2. 將以下選項追加到 USER_DEFINED_SIM_OPTIONS

    USER_DEFINED_SIM_OPTIONS =“-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec”

    1. 將以下選項追加到 USER_DEFINED_ELAB_OPTIONS

    USER_DEFINED_ELAB_OPTIONS=“+定義+gdrb_GDR_FEC_FASTSIM”

    • Xcelium
    1. 在 Xcelium 模擬目錄中開啟模擬設定腳本 (xcelium_setup.sh)。
    2. 將以下選項追加到 USER_DEFINED_SIM_OPTIONS

    USER_DEFINED_SIM_OPTIONS =“-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec”

    1. 將以下選項追加到 USER_DEFINED_COMPILE_OPTIONS

    USER_DEFINED_COMPILE_OPTIONS=“+定義+gdrb_GDR_FEC_FASTSIM”

    • 奎斯塔西姆
    1. 打開 Mentor 模擬目錄中的模擬設定文稿 (msim_setup.tcl)。
    2. 將以下選項追加到 USER_DEFINED_ELAB_OPTIONS

    USER_DEFINED_ELAB_OPTIONS =“-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec”

    1. 將以下選項追加到 USER_DEFINED_COMPILE_OPTIONS

    USER_DEFINED_COMPILE_OPTIONS=“+定義+gdrb_GDR_FEC_FASTSIM”

    • 海濱

    目前不支持里維埃拉模擬器。

    此問題計劃在未來版本的 Quartus® Prime Pro Edition 軟體中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。