Intel® FPGA BSDL 支援
Intel® 根據可程式化裝置，提供 IEEE 標準 1149.1、IEEE 標準 1149.6 以及 IEEE 標準 1532 規格的邊界掃描描述語言 （BSDL） 檔案。
介紹
邊界掃描描述語言 （BSDL） 檔提供的語法允許設備運行邊界掃描測試 （BST） 和系統內程式設計功能 （ISP）。本網站上提供的IEEE BSDL檔用於預配置BST。無論設備的速度等級或溫度如何，您都可以使用 BSDL 檔案。
對於配置後的 BST，在 BSDL 工具一節中提供了生成工具和指南。
BSDL 模型在發佈時會使用可用工具進行測試。BSDL檔使用以下供應商的可用工具進行語法檢查：JTAG Technologies，ASSET Intertech - Agilent Technologies，Corelis，GOEPEL Electronic和Temento Systems。
IEEE 1149.6 型號
Intel 為所列裝置系列提供下列 IEEE 1149.6 BSDL 型號，以進行預先配置邊界掃描測試 （BST）。這些型號支援 IEEE 1149.6 標準，但並非所有 HSSI 針腳都支援 SAMPLE 指令。型號密度和封裝特定。無論設備的速度等級或溫度如何，您都可以使用 BSDL 模型。訪問連結的 BSDL 裝置系列集合以訪問 BSDL 模型。
裝置系列1 |
零件編號首碼 |
|---|---|
AGF、AGI、AGM |
|
Intel® Stratix® 10 （另請參閱 HPS 的 IEEE 1149.1） |
1S |
Intel® Arria® 10 （另請參閱 HPS 的 IEEE 1149.1） |
10安培 |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
筆記：
|
|
IEEE 1149.1 型號
Intel 為所列裝置系列提供下列 IEEE 1149.1 BSDL 型號，以進行預先配置邊界掃描測試 （BST）。型號密度和封裝特定。無論設備的速度等級或溫度如何，您都可以使用 BSDL 模型。訪問連結的 BSDL 裝置系列集合以訪問 BSDL 模型。
裝置系列1 |
類型 |
零件編號首碼 |
|---|---|---|
® Intel Stratix 10 SX/ST HPS （另請參閱 IEEE 1149.6） |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® Intel Arria 10 （另請參閱 IEEE 11.49.6） |
FPGA/HPS |
10AS |
FPGA |
5安 |
|
| Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5攝氏度 |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10米 |
|
Cpld |
5M |
|
Cpld |
EPM |
|
配置 |
Epc |
|
筆記：
|
||
IEEE 1532 模型與工具
Intel 為所列裝置系列提供下列 IEEE 1532 BSDL 型號，以進行預先設定邊界掃描測試 （BST）。型號密度和封裝特定。無論設備的速度等級或溫度如何，您都可以使用 BSDL 模型。訪問連結的 BSDL 裝置系列集合以訪問 BSDL 模型。
您將需要一個 IEEE 1532 BSDL 檔案（程式設計演算法）和一個系統內可配置 （ISC） 檔（程式設計資料）來執行系統內可程式設計性 （ISP）。
生成ISC檔的方法可以從 Intel® Quartus® Prime Pro Edition設置檔參考手冊，關於GENERATE_CONFIG_ISC_FILE的一章獲得。
裝置系列1 |
零件編號首碼 |
|---|---|
10米 |
|
5M |
|
EPM |
|
Epc |
|
筆記：
|
|
SVF 至 ISC 轉換器工具
TCL 腳本用於通過使用 SVF（序列向量格式）檔生成 ISC（系統組態中）檔。
特定于設備的工具 |
描述 |
|---|---|
| ISC 將使用 IEEE 1532 BSDL 檔案對 MAX10 進行程式設計。使用者需要下載IEEE 1532檔和ISC檔才能對MAX10器件進行程式設計。 | |
| 此腳本的目標僅限 MAX V 裝置。要使用IEEE 1532標準對MAX V器件進行程式設計，使用者除了IEEE 1532 BSDL檔外還需要ISC檔。此 TCL 腳本用於從 SVF（序列向量格式）檔生成 ISC（系統組態中）檔。 | |
| 為了使用IEEE1532標準對EPC設備進行程式設計，除了IEEE1532 BSDL檔之外，使用者還需要ISC檔，該檔將描述使用者的資料或設計。通常，使用者將從Quartus獲取ISC檔，但由於某些原因，目前Quartus不支援為EPC設備生成ISC檔。Quartus 4.2 將支援此功能。在此之前，使用者將能夠使用 svf2isc 腳本生成進行程式設計所需的 ISC 檔。 |
用於後配置 BST 的 BSDL 工具
對於配置後邊界掃描測試 （BST），TCL 腳本用於根據 Quartus® Prime PIN 檔中的設計和引腳分配組建組態後 BSDL 檔案。這些資源特定于設備系列，包括生成腳本工具和文檔。
| 裝置系列1 | 部件號首碼 |
|---|---|
| AGF、AGI | |
| Intel® Stratix® 10 配置後 BSDL 建立者 | 1S |
| Intel® Arria® 10 配置後 BSDL 產生器 | 10安培 |
| Intel® Cyclone® 10 LP、Intel® Cyclone® 10 GX 配置後 BSDL 產生器 | 10厘升、10CX |
| Intel® MAX® 10 配置後 BSDL 建立者 | 10米 |
| MAX® V 配置後 BSDL 發生器 | 5M |
在 Quartus® II 中生成 BSDL 檔案（Stratix® V、Stratix® IV、Arria® V、Arria® II、Cyclone® V、 Cyclone® IV、Cyclone® III LS 和 MAX® V） |
5S， EP4S， 5A， EP2A， 5C， EP4C， EP3C， 5M |
| BSDL 定制器 （Stratix® III、Cyclone® III、Cyclone® II、MAX® II） | EP3S、EP3C、EP2C、EPM |
筆記： 1. 對於舊式裝置系列 – 請造訪各自的舊式 Intel® FPGA裝置和產品支援集合。 |
|
相關檔
- 查看所有 JTAG 應用說明
- Intel Agilex® 7 JTAG 檔
- Intel® Stratix® 10 JTAG 檔
- Intel® Arria® 10 JTAG 檔
- Intel® Cyclone® 10 GX JTAG 檔
- Intel® Cyclone® 10 LP JTAG 檔
- Intel® MAX® 10 JTAG 檔
- Stratix® V JTAG 檔
- Stratix® IV JTAG 檔
- Stratix® III JTAG 檔
- Arria® V JTAG 檔
- Arria® II JTAG 檔
- Cyclone® V JTAG 檔
- Cyclone® IV JTAG 檔
- Cyclone® III JTAG 檔
- Cyclone® II JTAG 檔
- MAX® V JTAG 檔
- MAX® II JTAG 檔
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。