被動並行異步配置
在 PPA 配置期間，數據從配置設備、快閃記憶體或其他儲存裝置傳輸到 DATA[7..0] 針腳上的英特爾® FPGA 設備。此配置方案是異步的，因此控制信號調節配置週期。
有關更多資訊，請參閱 配置手冊 中相關英特爾® FPGA 設備的 配置章節。
配置方法
- 使用智慧主機，如微處理器或 CPLD
參考設計
- MAX® 系列使用快閃記憶體的配置控制器白皮書 （PDF） ›
- 使用 MAX® 或 MAX® II CPLD 作為配置控制器，從快閃記憶體配置英特爾® FPGA
- Verilog 和 VHDL 中的原始碼 （ZIP）
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。