無法在 Quartus II 軟體中啟動 EPCS 或快閃記憶體程式設計

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。專用 JTAG 針腳（TCK、TMS、TDO、TDI）是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置資料，電源供應器已提升至適當的電壓等級，並在整個作業中保持穩定。除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響若要透過 AS 程式設計纜線直接進行 EPCS 程式設計，請檢查程式設計纜線的電源供應以及 EPCS 裝置的介面。如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入 EPCS 裝置的任何資訊。如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時您使用的 EPCS 密度（例如 EPCS64 或 EPCS128）故障何時開始發生，以及故障症狀的說明。舉例來說，EPCS 程式設計在程式設計週期開始時/結束時開始失效。在FPGA端探尋 nCS、DCLK 和 ASDO 訊號的螢幕照片執行建議的除錯策略後，指定您的觀察結果

裝置不會進入使用者模式，儘管CONF_DONE針腳在配置週期結束時高高釋放

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上 nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定所有計時規格均符合使用支援的快閃裝置除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃最新的 Quartus II 軟體可能有錯誤修正檢查 DCLK 和資料線/匯流排訊號的訊號完整性線路/公車的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低啟用 Quartus II 軟體中的INIT_DONE選項，並檢查INIT_DONE針腳，以確保裝置結束初始化階段如果INIT_DONE在CONF_DONE針高釋放後維持在低位，則裝置無法結束初始化階段。如果啟用 CLKUSR 選項，請確保透過裝置手冊中所述的 CLKUSR 針腳提供足夠的頻率週期，否則裝置將無法結束初始化階段。如果INIT_DONE在高CONF_DONE針腳釋放後高位，則裝置已成功進入使用者模式。如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置執行建議的除錯策略後，指定您的觀察結果

Quartus II 程式設計程式無法辨識裝置 ID

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。 MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。 nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA。最新的 Quartus II 軟體可能有錯誤修正。檢查專用 JTAG 訊號的訊號完整性線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。確保在 Quartus II 程式程式程式執行自動偵測或程式指令之前，nCONFIG 和 nSTATUS 針腳已高高釋放如果 nCONFIG 和 nSTATUS 針腳未高釋放，則裝置仍處於重設狀態，或裝置未正確供電。因此，裝置無法收到任何 JTAG 指令，包括矽晶片 ID 檢查指令檢查程式設計纜線與目標裝置的聯絡人如果程式設計纜線與目標裝置之間的連接不穩定，則兩個裝置之間的訊號/資料毀損將導致FPGA無法收到主機的有效 JTAG 指令如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息遇到此問題時，您使用的FPGA零件編號指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置執行建議的除錯策略後，指定您的觀察結果

nCONFIG 和/或 nSTATUS 針腳在裝置供電後不會高發行

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。 nCE、nCONFIG 和 nSTATUS 針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響檢查FPGA與主機板表面之間的焊接接觸如果FPGA未正確供電或FPGA無法成功退出 POR，nCONFIG 和 nSTATUS 針腳將無法發佈如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時，您使用的FPGA零件編號電壓的螢幕截圖（例如核心電壓、配置電壓）從電源啟動階段加速指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置執行建議的除錯策略後，指定您的觀察結果

無法透過序列快閃載入器（SFL）程式化 EPCS 裝置

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。根據裝置手冊，MSEL 針腳系結為 AS 設定專用 JTAG 針腳（TCK、TMS、TDO、TDI）是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響確保程式設計纜線已開啟電源，並正確介面至FPGA 如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入 EPCS 裝置的任何資訊。檢查是否可以透過 AS 程式設計纜執行緒序化 EPCS 裝置。這是為了確保 EPCS 裝置的功能。如果您因為硬體的限制而無法使用 AS 程式設計纜線進行測試，請跳過此步驟。在程式化 EPCS 裝置之前，請確保 FPGA中存在 SFL 影像如果FPGA中不存在 SFL 橋接器，則 Quartus II 程式設計程式程式器將無法存取FPGA中的 ASMI 介面來程式設計 EPCS 裝置在將 SFL 影像設定為FPGA後，裝置無需迴圈供電，便會嘗試在 Quartus II 程式程式程式中執行自動偵測如果只偵測到FPGA，即表示 Quartus II 程式設計人員無法透過 SFL 橋接器存取FPGA的 ASMI 介面，或是 Quartus II 程式程式無法透過 ASMI 偵測 EPCS 與FPGA之間的介面。檢查兩個裝置的電源供應器和介面，或使用最新 Quartus II 軟體版本的 SFL 如果同時偵測到FPGA和 EPCS，這很可能是訊號完整性問題。檢查 DATA0、DCLK、nCS 和 ASDO 針腳的訊號完整性。這些訊號位置的噪音會阻斷 EPCS 程式程式如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本 Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖遇到此問題時您使用的 EPCS 密度（例如 EPCS64 或 EPCS128）執行建議的除錯策略後，指定您的觀察結果

無法透過平行快閃記憶體載入器（PFL）程式平行快閃記憶體

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。 nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定確保使用支援的快閃裝置除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響確保程式設計纜線已開啟電源，並正確介面至FPGA 如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入從/到快閃裝置的任何資訊。確保在程式化快閃裝置之前，MAX II CPLD 或FPGA中存在 PFL 影像如果 MAX II CPLD 或FPGA中不存在 PFL 橋接器，Quartus II 軟體將無法存取快閃裝置 PFL 影像設定為FPGA後，裝置無需迴圈供電，便會嘗試在 Quartus II 程式程式程式中執行自動偵測如果只偵測到FPGA，則表示 Quartus II 程式設計程式師無法透過 PFL 橋接器存取快閃記憶體裝置。檢查MAX II CPLD 或FPGA與快閃記憶體裝置之間的電源供應器和介面，或使用最新 Quartus II 軟體版本的 PFL。如果同時偵測到FPGA和 EPCS，這很可能是訊號完整性問題。檢查資料線/匯流排、DCLK、控制訊號針腳的訊號完整性。這些訊號位置的噪音會中斷快閃記憶體程式程式如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本 Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖遇到此問題時使用的快閃裝置（例如 Numonyx 512MB、Spansion 128MB 等）執行建議的除錯策略後，指定您的觀察結果

解壓縮：解壓縮檔可運作，但壓縮檔案無法運作，反之亦然

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上 nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響 Quartus® II 位元流世代可能是造成此問題的原因。下載最新版本的 Quartus II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃最新的 Quartus II 軟體可能有錯誤修正確保CONF_DONE針腳不會延遲。確保CONF_DONE跡線沒有額外的電容負載使用進階選項位設定新增裝置後位流墊位元組針對 AS 組態，請使用進階選項位設定停用CONF_DONE錯誤檢查或變更程式長度計數延遲CONF_DONE導致裝置錯過CONF_DONE偵測視窗和配置錯誤發生注意事項：如果停用CONF_DONE錯誤檢查，FPGA將無法檢查CONF_DONE是否在有效的計時視窗內正確上升。如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號附加未壓縮和壓縮的程式設計檔案故障何時開始發生，以及故障症狀的說明。舉例來說，組態在程式設計週期開始/結束時開始失效。在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置執行建議的除錯策略後，指定您的觀察結果

設計安全性：未加密檔案可運作，但加密檔案無法運作，反之亦然

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上 nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響 Quartus® II 位元流世代可能是造成此問題的原因。下載最新版本的 Quartus II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃最新的 Quartus II 軟體可能有錯誤修正確保CONF_DONE針腳不會延遲。確保CONF_DONE跡線沒有額外的電容負載使用進階選項位設定新增裝置後位流墊位元組針對 AS 組態，請使用進階選項位設定停用CONF_DONE錯誤檢查或變更程式長度計數延遲CONF_DONE導致裝置錯過CONF_DONE偵測視窗和配置錯誤發生注意事項：如果停用CONF_DONE錯誤檢查，FPGA將無法檢查CONF_DONE是否在有效的計時視窗內正確上升。在您使用加密檔案執行組態之前，請確保裝置已成功程式化如果裝置中未顯示金鑰，則裝置無法解密加密檔案確保用於執行檔案加密和程式裝置的相同金鑰如果金鑰不相容，則裝置無法解密加密檔案如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號附加未壓縮和壓縮的程式設計檔案故障何時開始發生，以及故障症狀的說明。舉例來說，組態在程式設計週期開始/結束時開始失效。在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置執行建議的除錯策略後，指定您的觀察結果

設計安全性：揮發性金鑰程式設計失敗

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。 nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA 最新的 Quartus II 軟體可能有錯誤修正在執行揮發性金鑰程式設計之前，請確保裝置未使用非揮發性金鑰程式化一旦將非揮發性金鑰（一次可程式化）程式化到裝置中，您將無法程式化揮發性金鑰確保 VCCBAT 已正確供電 VCCBAT 是用於揮發性金鑰儲存裝置的專用電源供應器。如果沒有 VCCCBAT 供應，揮發性收銀機將無法開機。確保相同的設定（相同的主機板、下載纜線和 Quartus II 軟體版本）能夠在執行揮發性金鑰程式設計之前執行 JTAG 程式設計如果 JTAG 程式設計失敗，則不是特定的揮發性金鑰程式設計失敗。如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號 Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖執行建議的除錯策略後，指定您的觀察結果

設計安全性：非揮發性金鑰程式設計失敗

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。 nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA 最新的 Quartus II 軟體可能有錯誤修正在執行揮發性金鑰程式設計之前，請確保裝置未使用非揮發性金鑰程式化一旦將非揮發性金鑰（一次可程式化）程式化到裝置中，您將無法程式化揮發性金鑰確保根據規格設定非揮發性金鑰程式設計頻率（JTAG TCK 頻率）不受管制的 JTAG TCK 頻率會中斷多融合程式設計。確保用於非揮發性金鑰程式設計的正確下載纜線（例如乙太網路爆破器或 JTAG 技術）。不受支援的下載纜線將無法進行非揮發性金鑰的程式設計確保相同的設定（相同的主機板、下載纜線和 Quartus II 軟體版本）能夠在執行揮發性金鑰程式設計之前執行 JTAG 程式設計如果 JTAG 程式設計失敗，則不是特定的揮發性金鑰程式設計失敗。注意：請返回組態疑難排解程式初始頁面，選擇 JTAG 相關故障。如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號 Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖執行建議的除錯策略後，指定您的觀察結果

遠端系統升級：FPGA無法從工廠頁面切換到應用程式頁面

清單在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定除錯策略下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。策略影響確保您已在設計中啟用遠端更新模組如果未啟用遠端更新模組，您將無法使用遠端更新功能確保您的使用者邏輯是根據altremote_update兆功能使用者指南中指定的大綱（請參閱裝置手冊，瞭解如何在設計中啟用遠端更新區塊）當您切換到其他應用程式影像時，部分介面可能無法正常運作確保您為應用程式頁面指派了正確的開始位址。如需如何指派正確的入門位址的詳細資訊，請參閱手冊和相關應用程式說明。如果應用程式的入門位址分配錯誤，則裝置將無法載入適當的影像請確保應用程式頁面的啟動位址已正確寫入遠端更新電路。使用正確的 param[2.0]，主張write_param一個頻率週期，並確保data_in輸入匯流排上的資料在確定write_param之前保持穩定。如果應用程式影像的開頭位址寫錯了，則裝置將無法載入適當的應用程式影像確保您至少觸發一個頻率週期的altremote_update重新配置輸入。有關重新配置altremote_update兆功能輸入埠的相關規格（若有），請參閱手冊或使用者指南這能確保裝置能夠偵測 nCONFIG 正邊緣以啟動重新配置如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：遇到此問題時您使用的 Quartus II 軟體版本遇到此問題時，您使用的FPGA零件編號在應用程式影像的開頭位址寫入操作的 SignalTap II 螢幕擷取畫面頻率頻率提供給altremote_update兆功能執行建議的除錯策略後，指定您的觀察結果

現場可程式化閘道陣列（FPGA）組態疑難排解|英特爾

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

專用 JTAG 針腳（TCK、TMS、TDO、TDI）是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置資料，電源供應器已提升至適當的電壓等級，並在整個作業中保持穩定。

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
若要透過 AS 程式設計纜線直接進行 EPCS 程式設計，請檢查程式設計纜線的電源供應以及 EPCS 裝置的介面。	如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入 EPCS 裝置的任何資訊。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時您使用的 EPCS 密度（例如 EPCS64 或 EPCS128）

故障何時開始發生，以及故障症狀的說明。舉例來說，EPCS 程式設計在程式設計週期開始時/結束時開始失效。

在FPGA端探尋 nCS、DCLK 和 ASDO 訊號的螢幕照片

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

所有計時規格均符合

使用支援的快閃裝置

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃	最新的 Quartus II 軟體可能有錯誤修正
檢查 DCLK 和資料線/匯流排訊號的訊號完整性	線路/公車的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低
啟用 Quartus II 軟體中的INIT_DONE選項，並檢查INIT_DONE針腳，以確保裝置結束初始化階段	如果INIT_DONE在CONF_DONE針高釋放後維持在低位，則裝置無法結束初始化階段。如果啟用 CLKUSR 選項，請確保透過裝置手冊中所述的 CLKUSR 針腳提供足夠的頻率週期，否則裝置將無法結束初始化階段。如果INIT_DONE在高CONF_DONE針腳釋放後高位，則裝置已成功進入使用者模式。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。

nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA。	最新的 Quartus II 軟體可能有錯誤修正。
檢查專用 JTAG 訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保在 Quartus II 程式程式程式執行自動偵測或程式指令之前，nCONFIG 和 nSTATUS 針腳已高高釋放	如果 nCONFIG 和 nSTATUS 針腳未高釋放，則裝置仍處於重設狀態，或裝置未正確供電。因此，裝置無法收到任何 JTAG 指令，包括矽晶片 ID 檢查指令
檢查程式設計纜線與目標裝置的聯絡人	如果程式設計纜線與目標裝置之間的連接不穩定，則兩個裝置之間的訊號/資料毀損將導致FPGA無法收到主機的有效 JTAG 指令

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息

遇到此問題時，您使用的FPGA零件編號

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

您使用的是哪一種配置方案？

被動序列（PS）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 PS 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略影響可在 Quartus® II 軟體中啟用INIT_DONE選項，並檢查INIT_DONE針腳，以確保裝置退出初始化階段如果CONF_DONE針腳高發行後INIT_DONE維持在低位，則裝置無法結束初始化階段。如果啟用 CLRUSR 選項，請確保透過裝置手冊中所述的 CLKUSR 針腳提供足夠的頻率週期，否則裝置將無法結束初始化階段。如果INIT_DONE在高CONF_DONE針腳釋放後高位，則裝置已成功進入使用者模式。如果CONF_DONE不高，請在 DCLK 和資料訊號進行偵測。在 Quartus II 程式設計程式按一下開始按鈕後，請觀察兩個訊號，如果兩個訊號都保持在低位，則程式指令未正確發佈給FPGA。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

Jtag

清單
在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。

nCE、nCONFIG、nSTATUS、CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）根據裝置手冊中的建議設定，與拉起/下拉電阻器相連

nCE、nCONFIG、nSTATUS、CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

除錯策略
下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。
策略影響啟用 Quartus® II 軟體中的INIT_DONE選項，並檢查INIT_DONE針腳，以確保裝置退出初始化階段如果INIT_DONE在高CONF_DONE針發行後維持在低位，則裝置無法結束初始化階段。如果啟用 CLRUSR 選項，請確保透過裝置手冊中所述的 CLKUSR 針腳提供足夠的頻率週期，否則裝置將無法結束初始化階段。如果INIT_DONE在高CONF_DONE針腳釋放後高位，則裝置已成功進入使用者模式。如果CONF_DONE無法正常運作，則對 TDO、TDI 和 TCK 訊號進行偵測，如果 TDI 訊號在配置期間 TDO 訊號切換時仍維持在低位，則表示組態資料不會透過 JTAG 掃描鏈註冊器正確設定 CRAM 位。這可能是因為 JTAG 程式指令未正確發佈給FPGA。
如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、TDO、TDI 和 TCK 訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

Jtag

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。

nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA。	最新的 Quartus II 軟體可能有錯誤修正。
檢查專用 JTAG 訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有外部裝置驅動 nSTATUS 針腳	使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、TDO、TDI 和 TCK 訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

主動序列（AS）、主動平行（AP）、被動序列（PS）、快速被動平行（FPP）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略

影響

下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證設定裝置或快閃記憶體。

最新的 Quartus II 軟體可能有錯誤修正。

檢查 DCLK 和資料線/匯流排訊號的訊號完整性

線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。

確保沒有外部裝置驅動 nSTATUS 針腳

使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

確保使用支援的快閃裝置

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

1. 遇到此問題時您使用的 Quartus II 軟體版本

2. 遇到此問題時您使用的FPGA零件編號

3. 在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

4. 指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

5. 執行建議的除錯策略後，指定您的觀察結果

主動平行（AP）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 AP 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保使用/li 使用支援的快閃裝置>

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證快閃。	最新的 Quartus II 軟體可能有錯誤修正。
檢查 DCLK、DATA 匯流排和快閃控制訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保組態資料的位元組位址設定為在程式設計檔生成期間0x020000。預設組態開機位址在 16 位字位址中0x010000，相當於在支援的快閃記憶體裝置中0x020000 8 位位元組位址	程式設計檔案中的錯誤位址設定導致FPGA讀取平行快閃的錯誤/無效資料
確保沒有外部裝置驅動 nSTATUS 針腳	使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時使用的FPGA和快閃記憶體裝置零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和 DATA 匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

主動序列（AS）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 AS 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證設定裝置。	最新的 Quartus II 軟體可能有錯誤修正。
檢查 nCS、DCLK 和資料訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有外部裝置驅動 nSTATUS 針腳	使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA和配置裝置零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

Jtag

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。

nCE、nCONFIG、nSTATUS、CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）針腳均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA。	最新的 Quartus II 軟體可能有錯誤修正。
檢查專用 JTAG 訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有外部裝置驅動 nSTATUS 針腳	使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、TDO、TDI 和 TCK 訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

被動序列（PS）、快速被動平行（FPP）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 PS/FPP 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

確保使用支援的快閃裝置

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證快閃。	最新的 Quartus II 軟體可能有錯誤修正。
檢查 DCLK、DATA Line/匯流排和快閃控制訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有外部裝置驅動 nSTATUS 針腳	使用外部裝置驅動 nSTATUS 針腳會意外地將針腳驅動到低位，這將中斷配置程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時使用的FPGA和快閃記憶體裝置零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

主動序列（AS）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 AS 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證設定裝置。	最新的 Quartus II 軟體可能有錯誤修正。
檢查 nCS、DCLK 和資料訊號的訊號完整性，確保這些訊號在FPGA和設定裝置之間有活動	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有電容性負載或外部裝置可能導致CONF_DONE針腳延遲	延遲或載入CONF_DONE針腳會導致CONF_DONE無法在有效的計時視窗內提高高

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA和配置裝置零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

Jtag

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

MSEL 針腳系結到 VCC 或接地。請勿讓 MSEL 針腳浮動。

nCE、nCONFIG、nSTATUS、CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA。	最新的 Quartus II 軟體可能有錯誤修正。
檢查專用 JTAG 訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有電容性負載或外部裝置可能導致CONF_DONE針腳延遲	延遲或載入CONF_DONE針腳會導致CONF_DONE無法在有效的計時視窗內提高高

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，訊息視窗會顯示您使用的 Quartus II 軟體版本和錯誤訊息

遇到此問題時，您使用的FPGA零件編號

在FPGA端探索 nCONFIG、nSTATUS、TDO、TDI 和 TCK 訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

被動序列（PS）、快速被動平行（FPP）

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 AP/PS/FPP 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保符合所有計時規格

確保使用支援的快閃裝置

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。使用新的程式設計檔案重新程式設計檔案並重新程式設計並驗證快閃。	最新的 Quartus II 軟體可能有錯誤修正。
檢查 DCLK、DATA Line/匯流排和快閃控制訊號的訊號完整性	線路/匯流排中的噪音會中斷組態程式，並導致資料毀損。如果資料在配置期間損壞，FPGA會偵測組態錯誤，並將 nSTATUS 針腳拉低。
確保沒有電容性負載或外部裝置可能導致CONF_DONE針腳延遲	延遲或載入CONF_DONE針腳會導致CONF_DONE無法在有效的計時視窗內提高高

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時使用的FPGA和快閃記憶體裝置零件編號

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

nCE、nCONFIG 和 nSTATUS 針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
檢查FPGA與主機板表面之間的焊接接觸	如果FPGA未正確供電或FPGA無法成功退出 POR，nCONFIG 和 nSTATUS 針腳將無法發佈

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時，您使用的FPGA零件編號

電壓的螢幕截圖（例如核心電壓、配置電壓）從電源啟動階段加速

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系結為 AS 設定

專用 JTAG 針腳（TCK、TMS、TDO、TDI）是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
確保程式設計纜線已開啟電源，並正確介面至FPGA	如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入 EPCS 裝置的任何資訊。
檢查是否可以透過 AS 程式設計纜執行緒序化 EPCS 裝置。	這是為了確保 EPCS 裝置的功能。如果您因為硬體的限制而無法使用 AS 程式設計纜線進行測試，請跳過此步驟。
在程式化 EPCS 裝置之前，請確保 FPGA中存在 SFL 影像	如果FPGA中不存在 SFL 橋接器，則 Quartus II 程式設計程式程式器將無法存取FPGA中的 ASMI 介面來程式設計 EPCS 裝置
在將 SFL 影像設定為FPGA後，裝置無需迴圈供電，便會嘗試在 Quartus II 程式程式程式中執行自動偵測	如果只偵測到FPGA，即表示 Quartus II 程式設計人員無法透過 SFL 橋接器存取FPGA的 ASMI 介面，或是 Quartus II 程式程式無法透過 ASMI 偵測 EPCS 與FPGA之間的介面。檢查兩個裝置的電源供應器和介面，或使用最新 Quartus II 軟體版本的 SFL 如果同時偵測到FPGA和 EPCS，這很可能是訊號完整性問題。檢查 DATA0、DCLK、nCS 和 ASDO 針腳的訊號完整性。這些訊號位置的噪音會阻斷 EPCS 程式程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖

遇到此問題時您使用的 EPCS 密度（例如 EPCS64 或 EPCS128）

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

確保使用支援的快閃裝置

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
確保程式設計纜線已開啟電源，並正確介面至FPGA	如果電源供應器或介面不穩定，Quartus® II 程式設計程式程式將無法讀取/寫入從/到快閃裝置的任何資訊。
確保在程式化快閃裝置之前，MAX II CPLD 或FPGA中存在 PFL 影像	如果 MAX II CPLD 或FPGA中不存在 PFL 橋接器，Quartus II 軟體將無法存取快閃裝置
PFL 影像設定為FPGA後，裝置無需迴圈供電，便會嘗試在 Quartus II 程式程式程式中執行自動偵測	如果只偵測到FPGA，則表示 Quartus II 程式設計程式師無法透過 PFL 橋接器存取快閃記憶體裝置。檢查MAX II CPLD 或FPGA與快閃記憶體裝置之間的電源供應器和介面，或使用最新 Quartus II 軟體版本的 PFL。如果同時偵測到FPGA和 EPCS，這很可能是訊號完整性問題。檢查資料線/匯流排、DCLK、控制訊號針腳的訊號完整性。這些訊號位置的噪音會中斷快閃記憶體程式程式

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖

遇到此問題時使用的快閃裝置（例如 Numonyx 512MB、Spansion 128MB 等）

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
Quartus® II 位元流世代可能是造成此問題的原因。下載最新版本的 Quartus II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃	最新的 Quartus II 軟體可能有錯誤修正
確保CONF_DONE針腳不會延遲。確保CONF_DONE跡線沒有額外的電容負載使用進階選項位設定新增裝置後位流墊位元組針對 AS 組態，請使用進階選項位設定停用CONF_DONE錯誤檢查或變更程式長度計數	延遲CONF_DONE導致裝置錯過CONF_DONE偵測視窗和配置錯誤發生注意事項：如果停用CONF_DONE錯誤檢查，FPGA將無法檢查CONF_DONE是否在有效的計時視窗內正確上升。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

附加未壓縮和壓縮的程式設計檔案

故障何時開始發生，以及故障症狀的說明。舉例來說，組態在程式設計週期開始/結束時開始失效。

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置手冊，MSEL 針腳系在正確的 MSEL 設定上

nCE、nCONFIG、nSTATUS 和CONF_DONE針腳是根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
Quartus® II 位元流世代可能是造成此問題的原因。下載最新版本的 Quartus II 軟體。重新整理程式設計檔案並重新設定FPGA或重新程式設計，並使用新的程式設計檔案驗證快閃	最新的 Quartus II 軟體可能有錯誤修正
確保CONF_DONE針腳不會延遲。確保CONF_DONE跡線沒有額外的電容負載使用進階選項位設定新增裝置後位流墊位元組針對 AS 組態，請使用進階選項位設定停用CONF_DONE錯誤檢查或變更程式長度計數	延遲CONF_DONE導致裝置錯過CONF_DONE偵測視窗和配置錯誤發生注意事項：如果停用CONF_DONE錯誤檢查，FPGA將無法檢查CONF_DONE是否在有效的計時視窗內正確上升。
在您使用加密檔案執行組態之前，請確保裝置已成功程式化	如果裝置中未顯示金鑰，則裝置無法解密加密檔案
確保用於執行檔案加密和程式裝置的相同金鑰	如果金鑰不相容，則裝置無法解密加密檔案

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

附加未壓縮和壓縮的程式設計檔案

故障何時開始發生，以及故障症狀的說明。舉例來說，組態在程式設計週期開始/結束時開始失效。

在FPGA端探索 nCONFIG、nSTATUS、DCLK 和資料線/匯流排訊號的螢幕照片

指定您執行的是單一裝置或多裝置配置。有關多裝置配置，請列出鏈中連接的裝置

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA	最新的 Quartus II 軟體可能有錯誤修正
在執行揮發性金鑰程式設計之前，請確保裝置未使用非揮發性金鑰程式化	一旦將非揮發性金鑰（一次可程式化）程式化到裝置中，您將無法程式化揮發性金鑰
確保 VCCBAT 已正確供電	VCCBAT 是用於揮發性金鑰儲存裝置的專用電源供應器。如果沒有 VCCCBAT 供應，揮發性收銀機將無法開機。
確保相同的設定（相同的主機板、下載纜線和 Quartus II 軟體版本）能夠在執行揮發性金鑰程式設計之前執行 JTAG 程式設計	如果 JTAG 程式設計失敗，則不是特定的揮發性金鑰程式設計失敗。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

nCE、nCONFIG、nSTATUS CONF_DONE和專用 JTAG 針腳（TCK、TMS、TDO、TDI）均根據裝置手冊中的建議設定連接。如果需要拉起/下拉電阻器，請確保電阻值正確無誤。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
下載最新版本的 Quartus® II 軟體。重新整理程式設計檔案，並使用新的程式設計檔案重新設定FPGA	最新的 Quartus II 軟體可能有錯誤修正
在執行揮發性金鑰程式設計之前，請確保裝置未使用非揮發性金鑰程式化	一旦將非揮發性金鑰（一次可程式化）程式化到裝置中，您將無法程式化揮發性金鑰
確保根據規格設定非揮發性金鑰程式設計頻率（JTAG TCK 頻率）	不受管制的 JTAG TCK 頻率會中斷多融合程式設計。
確保用於非揮發性金鑰程式設計的正確下載纜線（例如乙太網路爆破器或 JTAG 技術）。	不受支援的下載纜線將無法進行非揮發性金鑰的程式設計
確保相同的設定（相同的主機板、下載纜線和 Quartus II 軟體版本）能夠在執行揮發性金鑰程式設計之前執行 JTAG 程式設計	如果 JTAG 程式設計失敗，則不是特定的揮發性金鑰程式設計失敗。注意：請返回組態疑難排解程式初始頁面，選擇 JTAG 相關故障。

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

Quartus II 訊息視窗中顯示的錯誤訊息的螢幕截圖

執行建議的除錯策略後，指定您的觀察結果

清單

在您繼續偵錯問題之前，建議您使用這份檢查表來確認您是否遵循設計中的建議組態設定。

根據裝置技術資料，電源供應已提升至適當的電壓等級，整個作業均保持穩定

除錯策略

下表列出了一些建議的除錯策略，以縮小問題的根本原因。建議您執行每個策略並據此執行驗證。

策略	影響
確保您已在設計中啟用遠端更新模組	如果未啟用遠端更新模組，您將無法使用遠端更新功能
確保您的使用者邏輯是根據altremote_update兆功能使用者指南中指定的大綱（請參閱裝置手冊，瞭解如何在設計中啟用遠端更新區塊）	當您切換到其他應用程式影像時，部分介面可能無法正常運作
確保您為應用程式頁面指派了正確的開始位址。如需如何指派正確的入門位址的詳細資訊，請參閱手冊和相關應用程式說明。	如果應用程式的入門位址分配錯誤，則裝置將無法載入適當的影像
請確保應用程式頁面的啟動位址已正確寫入遠端更新電路。使用正確的 param[2.0]，主張write_param一個頻率週期，並確保data_in輸入匯流排上的資料在確定write_param之前保持穩定。	如果應用程式影像的開頭位址寫錯了，則裝置將無法載入適當的應用程式影像
確保您至少觸發一個頻率週期的altremote_update重新配置輸入。有關重新配置altremote_update兆功能輸入埠的相關規格（若有），請參閱手冊或使用者指南	這能確保裝置能夠偵測 nCONFIG 正邊緣以啟動重新配置

如果您的問題仍然存在，您可以透過 mySupport 與我們的技術支援聯絡，以獲得進一步的協助。在您向 mySupport 提交服務請求後，請提供下列資訊：

遇到此問題時您使用的 Quartus II 軟體版本

遇到此問題時，您使用的FPGA零件編號

在應用程式影像的開頭位址寫入操作的 SignalTap II 螢幕擷取畫面

頻率頻率提供給altremote_update兆功能

執行建議的除錯策略後，指定您的觀察結果

選擇您的語言

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

FPGA組態疑難排解程式

您的組態問題是什麼？

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

FPGA組態疑難排解程式

無法在 Quartus II 軟體中啟動 EPCS 或快閃記憶體程式設計

裝置不會進入使用者模式，儘管CONF_DONE針腳在配置週期結束時高高釋放

Quartus II 程式設計程式無法辨識裝置 ID

Quartus II 程式設計程式報告組態成功，但未設定裝置/裝置

nSTATUS 針腳被拉低，或是在配置週期開始時切換

nSTATUS 針腳被拉低，或是在配置週期的末端或不同點切換

nCONFIG 和 nSTATUS 針腳發行量高，但在配置週期結束時，CONF_DONE針腳並不高

nCONFIG 和/或 nSTATUS 針腳在裝置供電後不會高發行

無法透過序列快閃載入器 （SFL） 程式化 EPCS 裝置

無法透過平行快閃記憶體載入器 （PFL） 程式平行快閃記憶體

解壓縮：解壓縮檔可運作，但壓縮檔案無法運作，反之亦然

設計安全性：未加密檔案可運作，但加密檔案無法運作，反之亦然

設計安全性：揮發性金鑰程式設計失敗

設計安全性：非揮發性金鑰程式設計失敗

遠端系統升級：FPGA無法從工廠頁面切換到應用程式頁面