Nios® II Avalon®記憶體對映次要範本

author-image

作者

所提供的範本包含一個Avalon記憶體對映 (MM) Verilog 模組,作為 SOPC Builder 就緒元件搭售。元件可參數化,可讓您根據每個收銀機選擇功能。您可以使用具有 SOPC Builder 支援的任何 Intel® 裝置系列的元件。元件系以 Verilog 為基礎,因此您可以新增自己的功能,或只是將其用作參考。為了方便使用,元件使用 Tcl 回撥,讓您在 GUI 環境中自動變更設定。

您可以使用此元件作為 SOPC Builder 提供的 PIO 元件的替代品。此元件執行相同的邏輯,但複製最多 16 個 I/O 對。此元件還支援資料寬度,從 8 位到 1,024 位,並具有選用回送模式,讓軟體發展人員可重新讀取輸出內容。此元件的版本 2.0 支援輸入埠 (或讀取註冊檔), 中斷資料寬度功能範圍從 8 位到 32 位。岔斷是由不斷上升的邊緣資料在輸入埠切換所產生。

圖 1。元件區塊圖。
每一個 I/O 配對都能使用表 1 中所顯示的存取類型。

該元件也可以選擇性地提供同步訊號,您可以使用這些訊號來判斷Avalon MM 主要存取其中一個收銀機的時間。舉例來說,連接到其中一個輸出資料埠的自訂邏輯可以使用同步訊號表示資料是有效的。另一個範例是其中一個輸入可以連接到 FIFO 緩衝區。user_chipselect和user_read訊號可用作 FIFO 緩衝的讀取確認訊號。

使用此設計範例

此設計之使用受 Intel® 設計範例授權協定的條款與細則管轄,並受其約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。