概述
迴圈備援檢查 （CRC） 演算法可偵測傳輸過程中資料的毀損，並偵測出比簡單檢查庫更高的錯誤百分比。CRC 的計算包括一種反覆運算演算法，其中涉及 XOR 和輪班，在硬體中執行的速度遠遠快于軟體。此設計採用 CRC-32 標準。它與嵌入式Nios II處理器一起作為自訂群組件實作。此設計達到超過 5 Gbps 的輸送量，展現透過在硬體中執行功能可以達到的效能提升水準。
特徵
- 支援 1 至 128 位之間的任何 CRC 演算法
- CRC 元件輸送量為每 MHz 32 位
- 8 位、16 位、24 位與 32 位的資料路徑
- 相較于僅限軟體的實作，速度提升高達 2000 倍
- 0 週期寫入延遲和 1 週期讀取延遲的低延遲效能
- 兩個以 II Stratix® 和 Cyclone® II FPGAs為目標的範例設計
框圖
圖 1 顯示 Avalon® CRC 元件區塊圖。
注意：
- 資料路徑 = crc_width。
使用此設計範例
此設計之使用受 Intel® 設計範例授權合約的條款與細則約束，並受其約束。
.zip 檔案包含重制範例所需的所有硬體和軟體檔案，以及 readme.txt 檔案。readme.txt 檔案包含重新建模設計的說明。