設計數位向下轉換系統設計範例，具有級聯整合商-comb （CIC） 和有限衝動回應 （FIR） 編譯器功能，展示了使用數位訊號處理 （DSP） 智慧財產 （IP） 的多通道多速率數字系統。
範例率轉換在現代數字系統中具有廣泛的應用，尤其是 WCDMA 和 WiMAX 系統等無線通訊系統。可透過串流 CIC 和 FIR 篩檢程式，有效執行毀掉與插值。
這個範例展示了一個資料速率下降的轉換系統，這可以在時間分割多工處理 （TDM） WiMAX 接收器中常見。整體系統圖表顯示于 圖 1。
模型
對設計範例的輸入來自兩個獨立的資料來源，例如數位通訊系統的階段內 （I） 和正交 （Q） 元件。相位訊號是一個 Sine 波，中心頻率為 4.57 MHz。正位訊號也是以 4.57 MHz 為中心的舒適波。結合的時間多重輸入資料流程以 182.784 MHz 進行取樣，因此相與正向訊號的對應資料速率為 91.392 MHz。輸入訊號的一部分因高頻添加噪音而損壞。
CIC 和 FIR 篩選器會將相片和四度訊號的樣本速率轉換為 11.484 MHz，同時維持輸入訊號頻譜資訊。毀損篩檢程式也會排斥頻外噪音。因此，此速率轉換系統的輸出應是無噪音降低頻率 4.57 MHz 的正弦波樣本。若要明確定義速率變更系統，窄頻資訊訊號應保持從輸入到輸出的頻譜，如此設計範例所示。
特徵
- 使用 CIC 編譯器 IP 有效率地進行仿減或插值。
- FIR 編譯器設定為具有反向 sinc 頻率回應，以補償 CIC 濾波器下垂。
- 為您參考，會提供設計 CIC 補償篩選器的 MATLAB* 腳本。腳本使用頻率取樣方法來設計具有反向 sinc 頻率回應的 FIR 篩選器。整體系統回應是為您規劃以驗證關鍵系統規格，例如通過頻帶波紋和停止頻段調低。
- 支援多個輸入資料來源。對於無線和有線應用程式，輸入資料可視為多重時間分割。對於其他應用程式，資料來源可視為交錯。
- 封包格式轉換器隨附以正確解交多個資料來源以供顯示。
- Avalon®串流 （Avalon-ST） 介面會從核心間的多個資料來源傳輸封包資料。如需更多有關 Avalon-ST 的資訊，請參閱Avalon® 介面規格 （PDF）。
檔
下載此範例中使用的檔案：
此設計之使用受 硬體參考設計授權協定的條款與細則管轄，並受其約束。
zip 下載中的檔案包括：
- TDMDDC.mdl - DSP Builder 設計檔案
- ciccomp.m - 用於設計反向 sinc CIC 補償篩選器的 MATLAB 腳本
- cic.vhd - 包裝檔案，可產生 CIC 編譯器 IP 核心
- fir.vhd - 包裝檔，以產生 FIR 編譯器 IP 核心
- fdcoeffR4N8M1L110.txt - 預先產生補償 FIR 濾波器係數
參數
DSP Builder for Intel® FPGAs中的 CIC 與補償 FIR 設計範例
表 1 顯示整體頻率回應規格。根據頻率回應需求選擇 CIC 和 FIR 篩選準則的參數（請參閱表格 2 和 3）。