HiSPi（高速圖元介面）影像卡連線能力設計範例

建議：

  • 裝置：Cyclone® V

  • Quartus®：v12.1

author-image

作者

圖 1 – HiSPi 設計範例（FPGA模組）。

高速圖元介面 （HiSPi） 設計範例展示了使用Cyclone® V FPGA從 Aptina HiSPi 序列介面擷取串流視訊。FPGA從影像儀接收圖元資料。

設計範例執行下列功能：

  • 透過 I2C 設定 Aptina 感應器，在 HiSPi 上輸出視訊模式
  • 透過記憶體對應 （Avalon-MM） 匯流排Avalon®設定 Qsys 元件
  • 將 HiSPi 訊號除菌
  • 解析去硬化串流並擷取主動視訊資料
  • 透過 Avalon®-ST 視訊連線輸出主動式視訊資料
  • 接收並監控Avalon-ST 視訊資料、記錄統計資料並偵測任何錯誤

硬體規格：

  • Cyclone V 開發工具組，搭載 5CGXFC7D6F31C7ES 裝置
  • Terasic AHA-HSMC 介面卡主機板 Aptina MT9M024 主機板

用於實做與執行設計的軟體工具：

  • Quartus® II 版本 12.1 軟體
  • Qsys 系統設計工具
  • 系統主控台除錯工具

設計支援下列 HISPI 組態：

  • HiSPi 封包化模式
  • 嵌入式資料是容許但捨棄的
  • 4 通道與 20 位圖元：10 位 HiSPi 字大小
  • 2 通道與 14 位圖元：14 位 HiSPi 字大小
  • 2 通道與 12 位圖元。12 位 HiSPi 字大小
  • 以 HiSPi 資料轉換為中心的 HiSPi 頻率轉換
  • HiSPi SLVS 低 VCM 等級 （SLVS 功率為 0.4 V）

符合
產品名稱支援的裝置開發工具組支援Quartus II 版本的 Qsys
HiSPi Imager Connectivity Design 範例 Cyclone V （GX） Cyclone V GT FPGA開發工具組 ✓ 12.1
檢視全部 顯示較少

下載設計範例

此設計之使用受 Intel®設計範例授權協定的條款與細則約束，並受此約束。

下載 HiSPi 設計範例。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。