乙太網
介面通訊協定可在系統設計中實現晶片對晶片、主機板對主機板或盒裝連線能力。Intel 與合作夥伴的通訊協定智慧財產 （IP） 解決方案能滿足各式各樣應用程式的需求，並利用我們FPGA和 ASIC 裝置中的整合式收發器。介面通訊協定解決方案是作為可許可的 IP 核心與參考設計，以及無成本的超級功能與設計範例提供。
造訪 收發器通訊協定 區段，進一步瞭解整合式收發器及其支援介面通訊協定解決方案。
設計範例 |
目標裝置 |
支援的開發工具組 |
符合 Qsys 規範 |
Quartus II 版本 |
|---|---|---|---|---|
Cyclone® II、Cyclone III、Cyclone III LS、Cyclone IV GX、Stratix® II、Stratix II GX、Stratix III、Stratix IV、Arria® GX、Arria® II GX |
Stratix IV GX FPGA開發工具組，Arria II GX FPGA開發工具組 |
- |
10.1 |
|
Stratix IV GX |
Stratix IV GX FPGA開發工具組 |
✓ |
12.1 |
|
Cyclone III，Stratix IV GX |
Nios II嵌入式評估套件 （NEEK），Cyclone III 版，嵌入式系統開發工具組，Cyclone III 版，Stratix IV GX FPGA開發工具組，CV GT FPGA開發工具組 |
✓ |
12.0 |
|
Cyclone III |
嵌入式系統開發工具組，Cyclone III 版，Stratix IV GX FPGA開發工具組 |
- |
13.1 |
|
Cyclone III |
Nios II嵌入式評估套件 （NEEK），Cyclone III 版 |
- |
10.1 |
|
Stratix IV GX |
- |
- |
9.1 SP1 |
|
TSE：使用 ALTLVDS 作為收發器，在 TSE 中實作重設序列 |
Stratix IV GX |
- |
- |
9.1 SP1 |
Stratix IV GX，Arria II GX |
- |
- |
9.1 SP1 |