Nios® II低功耗設計範例

建議:

  • 裝置:Cyclone® III

  • Quartus®:未知

author-image

作者

這個低功耗設計範例展示了如何使用Nios II C-to-Hardware (C2H) 加速編譯器,在FPGA型嵌入式設計中協助降低動態耗電量。這個範例使用不同數量的硬體加速器來運算 Mandelbrot 分形模式,以測量對耗電量和總系統輸送量的影響。

設計範例在經濟Cyclone® III FPGA Starter Kit 上執行。

範例包括三個獨立的設計。每一種都代表不同等級的硬體加速:

  • 沒有硬體加速器
  • 一個硬體加速器
  • 五個硬體加速器

這三個範例都會依序改變處理器和加速器的頻率頻率,以便對每個組態進行功率測量與比較。

這個範例顯示,透過在設計中加入硬體加速器,您可以大幅降低系統的頻率頻率。這降低了動態耗電量,但維持所需的效能等級。表 1 顯示針對三個樣本配置測量的動態功率。

筆記:

  1. 動態功率的定義為總功率減去靜態功率(未使用頻率測量電源)
  2. Fps = 每秒幀
  3. mWs = Miliwatt 秒

在五個加速器系統中,每個加速器自動執行,一次處理一條水平線。處理影像一行後,它會取得下一行可用的線路,然後開始處理。使用硬體 mutex 來防止多個加速器取得相同的生產線。

圖 1。簡化的五加速器系統的區塊圖。

執行範例

若要下載並執行Nios II低功耗設計範例,請執行下列步驟:

  1. 下載 . .zip 檔案包含 Nios II低功耗設計範例
  2. 播取下載專案。zip 檔案到電腦上的工作目錄。
  3. 將電源和 USB 纜線連接到您的Cyclone III 入門套件,並將 USB 纜線的另一端連接到電腦的 USB 連接器之一。將電源開啟到主機板上。
  4. 開啟一個Nios II命令 Shell,然後變更為您解壓縮的目錄。zip 檔案。
  5. 變更為目錄「c3_power_c2h_0_accel/software_examples/應用程式/accel_0_test」
  6. 輸入命令「./create_this_app」以建立和建立軟體專案。
  7. 輸入命令「nios2-configure-sof ../../../c3_power_proj.sof 」在 Cyclone III 入門套件主機板上設定 65 奈米FPGA。
  8. 輸入命令「nios2-terminal」以開啟終端會話。
  9. 輸入「下載精靈」命令,下載並執行Nios II處理器上的軟體。

此設計之使用受 Intel®設計範例授權協定的條款與細則約束,並受此約束。

這將僅執行Nios II(無加速器)設計。若要執行Nios II加上一個加速器和Nios II加上五個加速器設計,請重複步驟 5-9,將第 5 步的路徑分別改為「c3_power_c2h_1_accel」和「c3_power_c2h_5_accel」。

現在,主機板會將頻率資訊和 Mandelbrot 效能測量列印到終端會話中。您可以透過測量主機板上電壓的電壓,測量FPGA核心的總耗電量。

請參閱 Cyclone III FPGA 入門套件使用指南 ,以取得準確測量與計算核心功耗FPGA完整說明。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。