Nios® II嵌入式處理器小巧組態

建議:

  • 裝置:Cyclone® III

  • Quartus®:未知

author-image

作者

Nios II處理器小巧配置設計範例展示了使用嵌入式處理器和遠端更新控制器Nios II重新設定Cyclone® III FPGAs。設計旨在使用最少的FPGA資源。由於其精巧,可將設計新增到現有系統中,以新增重新配置功能。若要進一步瞭解設計範例,請參閱應用程式說明 A 548:Nios II適用于 Cyclone III (PDF) 的精巧配置系統

使用此設計範例

若要執行此範例,請下載 compact_config.zip 並解壓縮至您的硬碟機。按照 548 指示執行設計。

此設計之使用受 Intel®設計範例授權協定的條款與細則約束,並受此約束。

設計規格

設計包含下列元件:

  • Nios II處理器(Nios II/e 經濟核心)
  • 晶片上的隨機存取記憶體 (RAM)
  • 相鎖迴圈 (PLL)
  • JTAG-UART
  • 遠端更新控制器
  • 三州橋接
  • CFI 快閃控制器
  • LED 平行 I/O (PIO)
  • 按鈕 PIO
  • 系統 ID 周邊裝置

此設計針對Cyclone III FPGA入門套件與Nios II嵌入式評估套件 (NEEK)。

圖 1。小巧組態設計範例。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。