分析Nios® II系統設計範例

author-image

作者

分析Nios II系統設計範例顯示使用 GNU Profiler、時序計時器元件和效能計數器元件,以不同的方式測量Nios II系統的效能。GNU 設定檔可用於識別代碼消耗最多處理器時間的區域。間隔計時器和效能計數器元件可用於分析系統中的功能瓶頸。

此設計適用于下列 Intel® 開發工具組:

  • Nios II嵌入式評估套件,Cyclone® III 版
  • 嵌入式系統開發工具組,Cyclone III 版
  • Stratix® IV GX FPGA開發工具組

使用此設計範例

若要執行此範例,請下載Nios II乙太網路標準設計範例與 profiler_software_examples.zip。接下來,請按照分析Nios II系統的說明進行。

此設計之使用受 Intel® FPGA硬體參考設計授權合約的條款與細則約束,並受此約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。