Nios® II具有緊密結合記憶體的處理器

author-image

作者

此設計範例顯示在包含Nios II處理器的設計中使用緊密結合的記憶體。透過啟用處理器的緊密結合記憶體主機,Nios II處理器可為效能關鍵應用程式提供固定的低延遲存取晶片上記憶體。此設計適用于下列Intel® FPGA開發工具組:

  • Nios II嵌入式評估套件,Cyclone® III 版
  • 嵌入式系統開發工具組,Cyclone III 版
  • Stratix® IV GX FPGA開發工具組

使用此設計範例

此設計之使用受 Intel® 設計範例授權協定的條款與細則約束。

硬體需求

  • Nios II核心與緊密結合的主機
  • 晶片記憶體
  • DDRx SDRAM 控制器
  • JTAG UART
  • 系統計時器
  • 高解析度計時器
  • 效能計數器
  • LED 平行 I/O (PIO)
  • 系統識別 (ID) 周邊裝置

圖 1。Nios II具有緊密結合指令和資料記憶體的系統。

相關連結

如需在專案中使用此範例的詳細資訊,請前往:

Nios II軟體發展人員手冊 ›

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。