三倍速度乙太網路設計範例

建議:

  • 裝置:Stratix® IV

  • 裝置:Cyclone® III

  • Quartus®:v13.0 - v14.1

author-image

作者

這個設計範例包括硬體與軟體。硬體區段由Nios® II/f 核心組成,重設向量指向快閃記憶體,例外向量指向 DDR3 記憶體。硬體系統還包括三重速度乙太網路 MAC,以及 TX 和 RX 的分散收集直接記憶體存取核心 (PDF)。

您可以使用三重速度乙太網路設計來評估三重速度乙太網路媒體存取控制 (MAC),或將其用作您自己的乙太網路系統設計的起點。此設計支援下列Intel® FPGA開發工具組:

硬體設計規格

  • Nios II/f 核心與 JTAG 除錯模組
  • DDR3 SDRAM 控制器
  • 常見的快閃記憶體介面 (CFI) 快閃記憶體介面
  • 三倍速度乙太網路 MAC
  • JTAG UART
  • 系統計時器
  • 高解析度計時器
  • 效能計數器
  • LED 平行 I/O (PIO)
  • 按鈕 PIO
  • 系統 ID 周邊裝置
  • TX/RX SGDMA
  • 晶片記憶體

使用此設計範例

此設計之使用受 Intel®設計範例授權協定的條款與細則約束。

下載適合您下方套件的 zip 檔案。

Stratix IV:

Cyclone III:

注意:ACDS 版本 14.0 及以上不支援 Cyclone III 裝置系列。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。