向量岔斷控制器

建議:

  • 裝置:Cyclone® V

  • Quartus®:未知

author-image

作者

此設計範例顯示如何在系統設計中使用具有Nios® II處理器的向量中斷控制器 (VIC)。VIC 提供了更高效能的替代方案,以取代Nios II處理器的預設內部伺斷控制器 (IIC)。

硬體設計顯示如何將 VIC 與Nios II處理器連接。軟體範例顯示如何使用硬體抽象層 (HAL) 增強型夥斷應用程式程式設計介面 (API) 為以 VIC 元件為基礎的系統註冊中斷處理器。如果系統需要超過一個 VIC,VIC 也可以用菊鏈連結。

硬體設計規格

此範例中使用的硬體設計針對Cyclone® V SoC 開發工具組。此設計中的關鍵周邊裝置包括:

  • Nios II/f CPU 核心
  • 維克
  • 16 KB 晶片上的 RAM
  • 間隔計時器
  • 效能計數器
  • 系統計時器
  • JTAG UART

使用此設計範例

如需如何執行設計範例的相關資訊,請參閱 向量阻斷控制器核心

下載此範例中使用的檔案:vic_collateral_cv.zip。

此設計之使用受 Intel® 設計範例授權合約的條款與細則約束,並受其約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。