矩陣乘法設計範例

建議:

  • 裝置:未知

  • Quartus:v17.1

author-image

作者

此範例包含基礎矩陣乘法作業的高效能實作,並展示可在 Open Computing Language (OpenCL™) 中描述的優化,以實現大幅提升的效能。在演算法層級中,此範例中的核心顯示如何描述回路告,以利用運算固有的資料重複使用。

這個範例還展示了如何使用迴圈展開和 SIMD 風格的編譯器優化來輕鬆提高核心的效能。作為範例套件的一部分,已選擇每個預先編譯裝置二進位的參數,以最大化該特定主機板的效能。範例套件提供其他詳細資訊,顯示將核心參數化以針對不同效能與資源需求的簡單度。

此外,主機應用程式會被設定為透過分配運算並實現更平行來自動利用多個 OpenCL 裝置。

峰值對照表乘法效能

特徵

  • 優化實施基礎作業
  • 本機記憶體緩衝
  • 編譯器優化(迴圈展開,num_simd_work_items屬性)
  • 浮點優化
  • 多重裝置執行

下載

設計範例提供 OpenCL 裝置 (.cl) 和主機應用程式的原始碼。若要編譯主機應用程式,Linux 套件包含一個 Makefile,而 Windows 套件包含 Microsoft Visual Studio 2010 專案。

此範例提供下列下載專案:

此設計的使用受 硬體參考設計授權合約的條款與細則管轄,並受其約束。

軟硬體需求

此設計範例需要下列工具:

  • Intel FPGA軟體 v17.1 或更高版本
  • Intel FPGA適用于 OpenCL™ v17.1 或更新版本的 SDK
  • 在 Linux:GNU 製造與 gcc 上
  • Windows:Microsoft Visual Studio 2010

若要下載 Intel 設計工具,請造訪 OpenCL 下載 頁面。基礎作業系統的需求與 OpenCL Intel FPGA SDK 的要求相同。

OpenCL 和 OpenCL 圖志是 Apple Inc. 的商標,經 Khronos 許可使用。

* 產品以已發佈的 Khronos 規格為基礎,並且已通過 Khronos 符合性測試程式。目前的符合狀態可在 www.khronos.org/conformance找到。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。