概述
我們的 10 Gbps 乙太網路硬體示範參考設計提供快速的方式，在Intel® FPGA中實作採用 10 Gbps 乙太網路 （10GbE） 的設計，並觀察即時網路流量流經系統各個區段。此設計亦可協助您驗證採用 10GbE 技術的系統運作，具有 10GbE 媒體存取控制器 （MAC） 功能，以及標準現成的 10GbE SFP+ 可插拔光纖模組或 SFP+ 直接連接銅纜線元件。10GbE MAC 已由 UNH-IOL 驗證。
參考設計搭載我們的 10GbE MAC 與 XAUI PHY Intel FPGA IP功能，在Intel FPGA中搭載四個 3.125 gigabit （Gb） 序列收發器，以導入一個 10GbE XAUI 埠。XAUI 埠以雙 XAUI 轉換為 SFP+ 高速夾層卡 （從 Terasic） 轉換為 10-Gbps 序列乙太網路，透過低成本 SFP+ 光纖可插拔模組或 SFP+ 直接連接纜線元件提供網路介面。
此參考設計展示了 10GbE MAC 的運作Intel FPGA IP功能，在許多回送硬體設定中，以低成本 SFP+ 介面提供最高線速效能，如 圖 1 所示。
特徵
- 展示 10GbE MAC 與 XAUI PHY Intel FPGA IP功能，支援 XAUI 模式下 10GbE 運作，以及低成本 SFP+ 光學模組或銅介面的一個實例。如需 10GbE MAC 與 XAUI PHY Intel FPGA IP的詳細資訊，請參閱 10-Gbps 乙太網路 MAC Intel FPGA IP功能使用指南 （PDF） 與 收發器 PHY IP Core 使用者指南 （PDF）。
- 在控制、測試和監控 10 GbE 運作的資料路徑的不同點進行系統回送。
- Loop A：XGMII 介面本機回送
- Loop B：FPGA序列實體中等附件 （PMA） 介面本機回送
- Loop C：Broadcom BCM8727 XGXS 回送
- Loop D：Broadcom BCM8727 PMA 序列回送
- Loop E：外部 SFP+ 光纖纜線回送
- 循序隨機突增測試，包括可設定的封包數量、有效負載資料類型，以及每次爆破的有效負載大小。偽隨機二進位序列 （PRBS） 產生器會以固定遞量或隨機序列產生有效負載資料類型。
- PRBS 產生器和監視器、MAC 發射器 （TX） 和接收器 （RX） 的封包統計資料。
- 封包分類由 MAC 傳輸和接收的不同幀長度。
- 測量交通監控器接收的流量輸送量。
- 以 Tcl 為基礎的系統主控台使用者介面，可讓您動態控制測試，並在此參考設計中設定並監控任何收銀機。
示範Intel FPGA技術
硬體需求
軟體需求
Quartus® II 軟體版本 11.0，具有下列功能：
Terasic提供雙 XAUI 至 SFP+ HSMC 主機板。