PCI* Express 至外部記憶體參考設計

建議:

  • 裝置:Stratix® IV GX

  • 裝置:Arria® II GX

  • Quartus®:v10.1、v11.0

author-image

作者

概述

Intel 提供 PCI Express (PCIe*) 至外部記憶體參考設計,以展示採用 PCIe 的 MegaCore 功能與 DDR2 或 DDR3 SDRAM 記憶體控制器的運作。此設計提供基於 PCIe 的 MegaCore 功能與外部 64 位 SDRAM 記憶體之間的範例介面。

PCIe 到外部記憶體參考設計提供清楚的文字 Verilog HDL。此設計適用于平臺設計者設計流程,可自動化連接個別元件的程式。MegaWi 設計流程也提供更靈活的控制互連網狀架構。

特徵

  • 支援以 PCIe 為基礎的端點,直接存取記憶體 (DMA) 讀寫交易
  • 使用以 PCIe 為基礎的硬智慧財產 (IP) MegaCore 功能與下列記憶體控制器之一:
    • 適用于 DDR3 的高效能控制器 II SDRAM MegaCore 功能
    • DDR2 SDRAM 高效能控制器 MegaCore 功能
  • 透過內部收發器支援 Stratix® IV GX 或 Arria® II GX FPGAs
  • 支援平臺設計者

展示的 Intel® 技術

  • Stratix IV GX FPGAs與收發器技術
  • Arria II GX FPGAs與收發器技術
  • 以 PCIe 為基礎的 MegaCore 功能
  • 高效能控制器 II SDRAM MegaCore 功能
  • DDR2 SDRAM 高效能控制器 MegaCore 功能
  • 平臺設計工具

框圖

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。