驗證
Intel 提供一套驗證智慧財產 (IP) 核心,例如匯流排功能模型 (BFM),以模擬Avalon®記憶體對映 (Avalon-MM) 主介面和從屬介面的行為,以及Avalon®串流 (Avalon-ST) 來源和水槽介面的行為。驗證元件也包含監視器,以驗證兩個Avalon協定。
設計商店提供針對Intel® MAX® 10 裝置系列及其開發工具組的設計。
設計範例 | 裝置目標 | 開發工具組支援 | 符合 Qsys 的 | Quartus II 版本 |
---|---|---|---|---|
Nios® II:Avalon驗證 IP Suite 設計範例 | - | - | X | 11.0 |
Nios II:透過 TCP/IP 使用系統主控台除錯 | Cyclone® III | Nios II嵌入式評估套件 (NEEK),Cyclone III 版 | - | 12.0 |
Nios II:模擬Nios II嵌入式處理器設計 | Stratix® II | Nios II開發工具組,Stratix II | X | 11.0 |
模擬
Intel 提供一套驗證智慧財產 (IP) 核心,例如匯流排功能模型 (BFM),以模擬Avalon記憶體對映 (Avalon-MM) 主介面和從屬介面的行為,以及 Avalon串流 (Avalon-ST) 來源和水槽介面的行為。驗證元件也包含監視器,以驗證兩個Avalon協定。
設計範例 | 裝置目標 | 開發工具組支援 | 符合 Qsys 的 | Quartus II 版本 |
---|---|---|---|---|
Nios II:Avalon驗證 IP Suite 設計範例 | - | - | X | 11.0 |
Nios II:透過 TCP/IP 使用系統主控台除錯 | Cyclone III | Nios II嵌入式評估套件 (NEEK),Cyclone III 版 | - | 12.0 |
Nios II:模擬Nios II嵌入式處理器設計 | Stratix II | Nios II開發工具組,Stratix II | X | 11.0 |