此範例在架構機構聲明中使用 WHEN-ELSE 條款，執行 8 個三狀態緩衝區。它沒有回饋路徑，因此輸出針腳my_out指定為 OUT，而不是 INOUT。
此範例與 VHDL：雙向匯流排範例類似，除非它不使用回饋行。
如需在專案中使用此範例的詳細資訊，請前往：
prebus.vhd
程式庫 IEEE;
使用ieee.std_logic_1164.ALL;
實體前置巴士是
埠 （my_in：IN STD_LOGIC_VECTOR（7 向下 0）：
sel：IN STD_LOGIC;
my_out：OUT STD_LOGIC_VECTOR（7 DOWNTO 0））;
終端預巴士;
預匯流排的架構最大安裝是
開始
my_out <= 「ZZZZZZ」
時 （sel = '1'）
其他my_in;
END maxpld;