Verilog HDL:參數化計數器

author-image

作者

此範例說明如何在 Verilog HDL 中即時化 LPM 功能。在此案例中,使用 aclr、頻率q 埠即時LPM_COUNTER。參數值以關鍵字 defparam 設定,如紅色文字所示。埠對應和參數名稱均在變數名稱之後的期間 (.) 操作員提及。在此情況下,變數為 u1。

如需在專案中使用此範例的詳細資訊,請前往:

check_lpm.v

模組check_lpm (clk、重設、q);
埠宣告

輸入   clk;
輸入   重設;
輸出  [7:0] q;

lpm_counter u1 (.aclr(重設)、.clock(clk)、.q(q));
defparam u1.lpm_width= 8;
defparam u1.lpm_direction=

「UP」endmodule

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。