POS-PHY 等級 4 (SPI-4.2) 外部 PLL 分享

author-image

作者

此設計範例展示了如何在 SPI-4.2 發射器和接收器核心之間執行外部相鎖迴圈 (PLL)共用。

在正常情況下,SPI-4.2 發射器和接收器的內部 PLL 共用會由 Quartus® II 合成工具在編譯期間自動完成。然而,在一些特殊情況下,內部 PLL 共用無法運作。例如,由於 DPA 不對齊問題,Stratix® IV GX ES 裝置的 SPI-4.2 ALTLVDS 超級功能不支援內部 PLL 共用。在此案例中,解決之道是使用外部 PLL 共用來啟用 PLL 合併。

如需如何進行內部 PLL 分享的詳細資訊,請參閱 POS-PHY 層級 4 MegaCore 功能使用者指南 (PDF) 的附錄 B。

如需有關 STRATIX IV GX ES 裝置中 DPA 錯誤調整問題的詳細資訊,請參閱 Stratix IV GX ES errata 表格

此設計範例是使用 Quartus II 9.1 建立和驗證。

下載此範例中使用的檔案:

此設計使用受Intel® 設計範例授權協定的條款與細則約束,並受約束

圖 1 顯示功能模擬架構的區塊圖

圖 1。SPI-4.2 外部 PLL 共用功能模擬架構。

正在測試的裝置 (DUT) 模組包括 SPI-4.2 發射器和接收器核心、merge_pll單元、128 位主機源單元和 128 位代理器下沉單元。主機來源使用 Atlantic™ 介面將資料傳輸到 SPI-4.2 發射器核心,而 128 位代理器匯則從 SPI-4.2 接收器核心接收資料。merge_pll裝置會產生快速的頻率、慢速和頻率,為 SPI-4.2 發射器和接收器核心提供訊號。此裝置也會產生 SPI-4.2 接收器核心的rxsys_clk訊號。

測試長椅模組包含 SPI-4.2 發射器核心的相同 128 位主機來源,以及 SPI-4.2 接收器核心的 64 位變異代理器沉槽模組。測試台模組中的 SPI-4.2 接收器核心使用 64 位變異資料路徑寬度。測試長板模組的 SPI-4.2 發射器和接收器核心均不使用外部 PLL 共用。在實際的硬體實作中,它們可以替換為執行相同功能的任何協力廠商 SPI-4.2 裝置。

圖 2 顯示設計範例的編譯報告。根據報告,所使用的 PLL 數量為 8 個中的第 1 個。

圖 2。SPI-4.2 外部 PLL 分享編譯報告。

圖 3 顯示頻率摘要報告。

圖 3。SPI-4.2 外部 PLL 分享頻率摘要報告。

相關連結

如需更多與 SPI-4.2 核心通訊協定與規格相關的資訊,請前往:

如需如何在 SPI-4.2 發射器和接收器核心之間執行外部 PLL 共用的詳細說明,請參閱 Intel 知識資料庫:

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。