Quartus® II 軟體高速差分 I/O 設計範例包括三個超級功能:
- LVDS 接收器 (altlvds_rx)
- 乘數 (lpm_mult)
- LVDS 發射器 (altlvds_tx)。
LVDS 接收器、倍增器和 LVDS 發射器模組是使用 Quartus® II 軟體 MegaWizerd®外掛程式建立的。它們會連接,如 圖 1 所示,這說明了以下功能的效能:
- 使用altlvds_rx將每秒 840 兆比特 (Mbps) 序列資料轉換為 8 位平行資料
- 使用lpm_mult將兩個 8 位平行資料加以乘法
- 使用altlvds_tx將倍增資料中的平行資料轉換為序列資料
倍增器將在Intel® Stratix®裝置內的專用數位訊號處理 (DSP) 區塊中實做。此範例背後的動機是顯示資料轉換。測試台是在 Verilog 中建立,並使用 ModelSim*-Intel® FPGA工具進行模擬。
下載此範例中使用的檔案:
此設計之使用受 Intel® 設計範例授權協定的條款與細則約束,且受約束。
表 1。diff_io_top.zip 內含的檔案
目錄 | 檔 | 說明 |
---|---|---|
Src | diff_io_top.v lvds_rx.v mult.v lvds_tx.v |
將接收器、倍增器和發射器即時化的頂級設計檔案 MegaWi 用外掛程式所產生的 LVDS 接收器 MegaWizerd 外掛程式所產生的 8 位倍增器 MegaWi 用外掛程式所產生的 LVDS 發射器 |
Sim | testbench.y diff_io_top.vo diff_io_top.sdo comp_altera_lib.do comp_gate.do gate_sim.do Stratix庫 |
立即使用頂級模組,並由測試向量組成 Quartus II 軟體產生的 Verilog 網路清單,將與 ModelSim 工具一起使用 Quartus II 軟體產生的 SDF 計時檔案 編譯Stratix資料庫的腳本 編譯測試台及閘級網路清單的腳本 在 ModelSim 工具中執行設計的腳本 ModelSim 編譯模型 |
模擬設計
- 援引 ModelSim* 5.6c 工具。
- 將目錄變更為模擬檔案所在的位置。
- 使用命令gate_sim.do 取得腳本:VSIM >做gate_sim.do
180 ns 之後會出現乘法的結果。