此範例說明 Verilog HDL 中的參數化三元附加樹。對於在邏輯元素 （LE） （例如 Stratix® II） 中包含大型查閱資料表作為組合邏輯結構的裝置，將附加樹木結構成第三代的附加樹木可提供顯著的效能改善。
Verilog HDL：Ternary Adder Tree
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。