VHDL:擴充程式/子代理商

author-image

作者

此範例說明 VHDL 中的兩個輸入參數化擴充器/副程式設計。設計單元多工處理器會透過 附加輸入 來新增和減除作業。合成工具會偵測 HDL 代碼中的新增和減除單元,這些單位共用輸入,其輸出則由一般訊號多倍處理。軟體推斷 lpm_addsub 超級功能,用於此類新增/減除設計。

圖 1。新增工具/子包商頂層圖表。

下載此範例中使用的檔案:

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。