VHDL:具有單一頻率的 True 雙埠 RAM

author-image

By

此範例說明 64 位 x 8 位同步的真雙埠 RAM 設計,在 VHDL 的同一頻率週期中,結合獨立讀取或寫入作業。設計單元會透過各自埠的寫入啟用輸入,在讀取和寫入作業之間動態切換。合成工具能夠偵測 HDL 代碼中的 RAM 設計,並根據目標裝置架構自動推斷 altsyncram 或 altdpram 超級功能。

圖 1。True 雙埠 RAM,具有單一頻率頂層圖表。

下載此範例中使用的檔案:

此設計之使用受 Intel® 設計範例授權協定的條款與細則管轄,並受其約束。

表 1。具有單一頻率埠清單的 True 雙埠 RAM

埠名稱

類型

描述

dataa[7:0],datab[7:0]

輸入

埠 A 和埠 B 的 8 位資料輸入

addr_a[5:0],addr_b[5:0]

輸入

6 位位址對埠 A 和埠 B 的輸入

we_a,we_b

輸入

寫入啟用埠 A 和埠 B 的輸入

時鐘

輸入

頻率輸入

q_a[7:0]、q_b[7:0]

輸出

埠 A 和埠 B 的 8 位資料輸出

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。