設備配置 - 支援中心

裝置配置支援中心提供檔與訓練，以選擇設計並實作組態功能。

您將找到有關如何選擇、設計和實現配置方案和功能的資訊。還有關於如何啟動系統和調試配置連結的指南。此頁面按類別進行組織，這些類別從頭到尾與配置系統設計流程保持一致。

從以下頁面獲取 Agilex™ 7、Stratix® 10、Arria® 10 和 Cyclone® 10 裝置的支持資源。對於其他設備，請從以下鏈接進行搜索：文檔、培訓課程、 Intel® FPGA快速視頻、 Intel® FPGA設計範例和 FPGA知識庫。

注意：Agilex™ 5 設備的資訊將在將來的版本中更新。

1. 裝置特定配置詳細資訊

表 1 - 配置方案和功能概述

裝置系列	配置方案				配置功能
	方案	數據寬度	最大時鐘速率	最大數據傳輸率	設計安全性	部分重新設定（2）	遠端系統更新	單事件翻轉	通過協議進行配置
Agilex™ 5	Avalon®串流	16 位	125兆赫	2000 Mbps	√	√	並列快閃記憶體載入器 II IP 核心	√	不適用
	Avalon®串流	8 位	125兆赫	1000 Mbps	√	√	並列快閃記憶體載入器 II IP 核心	√	不適用
	主動序列（AS）	4 位	166^（1）兆赫	664 Mbps	√	√	√	√	√
	Jtag	1 位	30兆赫	30 Mbps	√	√	不適用	√	不適用
Agilex™ 7	Avalon®串流	32 位	125兆赫	4000 Mbps	√	√	並列快閃記憶體載入器 II IP 核心	√	不適用
		16 位	125兆赫	2000 Mbps	√	√
		8 位	125兆赫	1000 Mbps	√	√
	主動序列（AS）	4 位	166^（1）兆赫	664 Mbps	√	√	√	√	√
	Jtag	1 位	30兆赫	30 Mbps	√	√	不適用	√	不適用
Stratix® 10	Avalon®-ST	32 位	125兆赫	4000 Mbps	√	√	並列快閃記憶體載入器 II IP 核心	√	不適用
		16 位	125兆赫	2000 Mbps	√	√
		8 位	125兆赫	1000 Mbps	√	√
	主動序列（AS）	4 位	125^（1）兆赫	500 Mbps	√	√	√	√	√
	Jtag	1 位	30兆赫	30 Mbps	√	√	不適用	√	不適用
Arria® 10	透過 HPS 進行配置	32 位	100兆赫	3200 Mbps	√	√	通過 HPS	√	不適用
	透過 HPS 進行配置	16 位	100兆赫	1600 Mbps	√	√	通過 HPS	√	不適用
	快速被動並列（FPP）	32 位	100兆赫	3200 Mbps	√	√	並列快閃記憶體載入器 IP 核心	√	不適用
		16 位	100兆赫	1600 Mbps	√
		8 位	100兆赫	800 Mbps	√
	主動序列（AS）	4 位	100兆赫	400 Mbps	√	√^（3）	√	√	√
	主動序列（AS）	1 位	100兆赫	100 Mbps	√	√^（3）	√	√	√
	被動序列（PS）	1 位	100兆赫	100 Mbps	√	√^（3）	並列快閃記憶體載入器 IP 核心	√	不適用
	Jtag	1 位	33兆赫	33 Mbps		√^（3）	不適用	√	不適用
Cyclone® 10 GX	快速被動並列（FPP）	32 位	100兆赫	3200 Mbps	√	√	並列快閃記憶體載入器 IP 核心	√	不適用
		16 位	100兆赫	1600 Mbps	√
		8 位	100兆赫	800 Mbps	√
	主動序列（AS）	4 位	100兆赫	400 Mbps	√	√^（3）	√	√	√
	主動序列（AS）	1 位	100兆赫	100 Mbps	√	√^（3）	√	√	√
	被動序列（PS）	1 位	100兆赫	100 Mbps	√	√^（3）	並列快閃記憶體載入器 IP 核心	√	不適用
	Jtag	1 位	33兆赫	33 Mbps	不適用	√^（3）	不適用	√	不適用
Cyclone® 10 LP	快速被動並列（FPP）	8 位	66^（4）/100^（6）兆赫	528^（4）/800^（6） Mbps	不適用	不適用	並列快閃記憶體載入器 IP 核心	√	不適用
	被動序列（PS）	1 位	66^（4）/133^（5）兆赫	66^（4）/133^（5） Mbps	不適用	不適用	並列快閃記憶體載入器 IP 核心	√	不適用
	主動序列（AS）	1 位	40兆赫	40 Mbps	不適用	不適用	√	√	不適用
	Jtag	1 位	25兆赫	25Mbps	不適用	不適用	不適用	√	不適用
筆記：使用 OSC_CLK_1 作為配置頻率源時的最大時鐘速率。如果您使用內部振蕩器作為配置頻率源、在 SmartVID 操作期間或設備處於使用者模式時，最大時鐘速率會降低。您可以在完全設定設備後執行部分重新配置。有關更多資訊，請參閱部分重新配置使用者指南。僅當部分配置配置為內部主機時，才能執行部分配置。內部邏輯電源電壓，VCCINT = 1.0 V。內部邏輯電源電壓，VCCINT = 1.2 V。內部邏輯電源電壓：VCCINT = 1.2 V。Cyclone 10 個 LP 1.2 V 核心電壓裝置僅支援 10CL006、10CL010、10CL016、10CL025 和 10CL040 的 133 MHz DCLK fMAX。

檢視全部顯示較少

2. 配置方案和IP

配置使用者指南

Agilex™ 5 裝置

裝置配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 配置使用者指南

Stratix 10® 台設備

Stratix® 10 配置使用者指南

透過 HPS 進行配置

利用硬核處理器系統（HPS）配置 SoC 裝置的FPGA部分

Agilex™ 5 裝置

硬核處理器系統技術參考手冊：Agilex™ 5 SoC

Agilex™ 7 裝置

Agilex™ 7 硬核處理器系統技術參考手冊

Stratix® 10 台設備

Arria® 10 台設備

快速被動並列

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

Intel® FPGA 並列快閃記憶體載入器 IP 核心使用者指南

主動序列

Agilex™ 5 裝置

裝置配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 配置使用者指南

Stratix® 10 台設備

Stratix® 10 配置使用者指南

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

AN 370：將 Intel FPGA 序列快閃記憶體載入器 IP 核心與 Intel® Quartus® Prime 軟體配合使用

AN 418：SRunner：序列設定裝置程式設計的嵌入式解決方案

被動序列

Arria® 10 GX 裝置

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

Intel FPGA 並列快閃記憶體載入器 IP 核心使用者指南

Jtag

Agilex™ 5 裝置

裝置配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Stratix® 10 台設備

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

3. 高級配置功能

裝置安全性

Agilex™ 7 裝置

Agilex™ 7 裝置安全性使用者指南

Stratix® 10 台設備

Stratix® 10 裝置安全性使用者指南

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

其他資源：

AN 556：使用 Intel FPGAs中的設計安全功能

部分重新配置

Agilex™ 5 裝置

部分重新配置解決方案IP使用者指南

Agilex™ 7 裝置

部分重新配置解決方案IP使用者指南

Stratix® 10 台設備

Arria® 10 台設備

Cyclone® 10 GX 裝置

部分重新配置解決方案IP使用者指南

其他資源：

遠端系統升級

Agilex™ 5 裝置

裝置配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 配置使用者指南

Stratix® 10 台設備

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

遠端更新Intel FPGA IP核心使用者指南

單事件翻轉（SEU）緩解

Agilex™ 5 裝置

SEU 緩解使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 SEU 緩解使用者指南

Stratix® 10 台設備

Stratix® 10 SEU 緩解使用者指南

Arria® 10 台設備

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

其他資源：

透過協定設定（CvP）

透過協定配置支持頁面

Agilex™ 5 裝置

透過協定（CvP）實現配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 透過通訊協定裝置配置（CvP）實作使用者指南

Stratix® 10 台設備

Stratix® 10 透過協定配置（CvP）實現使用者指南

Arria® 10 台設備

Cyclone® 10 GX 裝置

快快閃記憶體取IP

Agilex™ 5 裝置

郵箱用戶端Intel® FPGA IP 使用者指南

Agilex™ 7 裝置

Stratix® 10 台設備

Arria® 10 台設備

Cyclone® 10 GX 裝置

Cyclone® 10 個 LP 設備

晶片ID IP

Agilex™ 5 裝置

郵箱用戶端Intel® FPGA IP 使用者指南

Agilex™ 7 裝置

Stratix® 10 台設備

晶片 ID Intel FPGA IP 核心使用者指南

Arria® 10 台設備

晶片 ID Intel FPGA IP 核心使用者指南

Cyclone® 10 GX 裝置

晶片 ID Intel FPGA IP 核心使用者指南

4. Quartus® Prime 軟體設計流程

表2 - 設備配置設置和程式設計檔生成流程

主題	描述
一般設定	Intel Quartus Prime 軟體中「裝置和針腳選項」對話方塊的「一般」頁面。指定設備選項。這些選項與配置方案無關。
配置設定	Intel Quartus Prime 軟體中「裝置和針腳選項」對話方塊的「配置」頁面。指定設備配置方案、配置設備設置和配置引腳設置。
程式設計檔設置	Intel Quartus Prime 軟體中「裝置和針腳選項」對話方塊的「程式設計檔」頁面。選擇要生成的程式設計檔格式。在此頁面中選擇程式設計檔是可選的，建議使用者使用轉換程式設計檔或程式設計檔產生器來轉換/生成用於所選設定方案的程式設計檔類型。
其他可選高級功能設置	Intel Quartus Prime 軟體中「裝置和針腳選項」對話框的錯誤檢測 CRC、CvP 設置和部分重新配置頁面。錯誤檢測 CRC 頁面 - 指定是否使用錯誤檢測以及檢查速率。 CvP 設定頁 - 指定 CvP 設定的類型。 “部分重新配置”頁 - 指定“部分重新配置”設置。
生成配置和程式設計檔	設計編譯完成後，轉換程式設計檔或程式設計檔產生器是 Prime 軟體中的工具Intel Quartus用於轉換/生成所選配置方案或配置功能的程式設計檔類型。

檢視全部顯示較少

在哪裡可以找到有關設備配置設置以及配置和程式設計檔生成的資訊？

Agilex™ 5 裝置

裝置配置使用者指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 配置使用者指南

Stratix® 10 台設備

Stratix® 10 配置使用者指南

Arria® 10 台設備

Arria® 10 核心結構與通用 I/O 手冊

Cyclone® 10 GX 裝置

Cyclone® 10 GX 核心結構與通用 I/O 手冊

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 核心結構與通用 I/O 手冊

5. 電路板設計

在哪裡可以找到有關設備配置設計指南的資訊？

Agilex™ 5 裝置

Agilex™ 7 裝置

AN 886：Agilex™ 7 裝置設計指南

Stratix® 10 台設備

Stratix® 10 設備設計準則

Arria® 10 台設備

Cyclone® 10 GX 裝置

Cyclone® 10 GX 裝置設計指南

在哪裡可以找到有關配置 PIN 連接指南的資訊？

Agilex™ 5 裝置

Pin 連接指南：Agilex™ 5 FPGAs與 SoC

Agilex™ 7 裝置

Agilex™ 7 裝置系列 PIN 連接指南

Stratix® 10 台設備

Stratix® 10 裝置系列 PIN 連接指南

Arria® 10 台設備

Arria® 10 GX、GT 和 SX 裝置系列 PIN 連接指南

Cyclone® 10 GX 裝置

Cyclone® 10 GX 裝置系列 PIN 連接指南

Cyclone® 10 個 LP 設備

Cyclone® 10 LP 裝置系列 PIN 連接指南

在哪裡可以找到有關配置規範的資訊？

裝置資料表中的設定規範指定了以下規範：

配置控制針腳的時序規格
每個受支援的配置方案的時序/性能規格
配置位流大小

Agilex™ 5 裝置

Agilex™ 5 FPGAs與 SoC 裝置數據表

Agilex™ 7 裝置

Agilex™ 7 裝置數據表

Stratix® 10 台設備

Stratix® 10 裝置數據表

Arria® 10 台設備

Cyclone® 10 GX 裝置

Cyclone® 10 個 LP 設備

6. 調試

配置除錯器工具可説明您調試程式設計和配置問題。Prime Pro Edition Programmer 版本 21.3 及更高版本Intel® Quartus®支援此工具。

AN 955：程式師的配置調試程式工具

FPGA配置疑難解答

使用 JTAG 的 Agilex™ 7 和 Stratix® 10 FPGA系統控制台調試工具

AN 936：透過 JTAG 介面執行 SDM 指令

Stratix® 10 FPGA SDM 除錯工具組可説明您偵錯配置問題。

Prime Pro Edition 軟體 v18.1 及更高版本Intel Quartus提供。

正在尋找工具來調試 Arria® 10 個設備上的配置失敗/設計安全性/錯誤檢測迴圈冗餘檢查（CRC）？

若要取得此配置診斷工具，請聯絡您的 Intel® 銷售代表。

您可以使用此疑難解答或故障樹分析來識別可能的配置失敗原因。

知識庫解決方案

轉到知識庫，輸入您面臨的問題的關鍵字以查找解決方案。

組態裝置

表3 - Intel® FPGA配置裝置

組態裝置系列	容量	封裝	電壓	FPGA產品系列相容性
EPCQ-A†	4 兆位元組 - 32 兆位元組	8 針 SOIC	3.3 伏	相容於 Stratix® V、Arria® V、Cyclone® V、Cyclone® 10 LP 及更早版本的FPGA系列。
EPCQ-A†	64 兆位元組 - 128 兆位元組	16針 SOIC	3.3 伏	相容於 Stratix® V、Arria® V、Cyclone® V、Cyclone® 10 LP 及更早版本的FPGA系列。
注意：從 Quartus® Prime Standard Edition 軟體 v17.1 開始支援† EPCQ-A 系列。如需 17.1 版未包含之舊系列的產品支援，請提出服務要求。另請參閱配置設備。

檢視全部顯示較少

表 4 - Intel 支援的第三方配置裝置

Intel FPGA	供應商	零件編號		位元組尋址	虛擬時鐘設定		永久啟用四位的快閃記憶體？	支持類別
		前綴	後綴		ASx1	ASx4
Agilex™ 5	Agilex™ 5 裝置支援通用 QSPI 快閃控制器，能夠支援任何符合以下條件的四 SPI 快閃裝置。支援序列快閃記憶體可發現參數（SFDP）標準支援專用引腳複位 Intel 建議您使用 Micron、Macronix 與 ISSI* 的 QSPI 快閃記憶體裝置。Quartus Programming File Generator Tools 和 Quartus Programmer 版本 24.1 Pro Edition 或更新版本支援滿足上述兩個標準的四通道 SPI 裝置。有關更多資訊，請參閱裝置配置使用者指南：Agilex™ 5 FPGAs 與 SoC。
Agilex™ 7	微米	MT25QU128	ABA8E12-0AAT	3 位元組^（1）	不適用	注意^（14）	否^（6）	經過 Intel 測試與支援
		MT25QU256	ABA8E12-0AAT
		MT25QU512	ABB8E12-0AAT
		MT25QU01G	BBB8E12-0AAT
		MT25QU02G	CBB8E12-0AAT
	馬克羅尼克^斯（10）	MX25U12835F	XDI-10G	3 位元組^（1）	不適用	注意^（14）	否^（6）	經過 Intel 測試與支援
		MX25U25643G	XDI00					已知工作^（13）
		MX25U25645G	XDI00					經過 Intel 測試與支援
		MX25U51245G	XDI00
		MX66U1G45G	XDI00
		MX66U2G45G	XRI00
	國際社會保護協會	IS25WP256E	-RHLE	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
		IS25WP512M	-RHLE
		IS25WP01G	-RHLE^（22）
	兆易創新	GD25LB512ME	^BFRY（23）	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
		GD25LT512ME	^BIRY（23）
		GD55LB01GE	^BIRY（23）
		GD55LT01GE	^BFRY（23）
		GD55LB02GE	BIR^（23）
	華邦	W25Q512NW	國際汽聯^（23）	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
Stratix® 10	微米	MT25QU128	ABA8ESF-0SIT	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（11）
		MT25QU256	ABA8E12-1SIT
		MT25QU512	ABB8ESF-0SIT
		MT25QU01G	BBB8ESF-0SIT					經過 Intel 測試與支援
		MT25QU02G	CBB8E12-0SIT					已知工作^（11）
	馬克羅尼克^斯（10）	MX25U12835F	MI-100	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（11）
		MX25U25643G	XDI00					已知工作^（13）
		MX25U25645G	XDI00
		MX25U51245G	XDI00
		MX66U51235F	XDI-10G					已知工作^（11）
		MX66U1G45G	XDI00					已知工作^（11）
		MX66U2G45G	XRI00					經過 Intel 測試與支援
	國際社會保護協會	IS25WP256E	-RHLE	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
		IS25WP512M	-RHLE
		IS25WP01G	-里勒^（22）
	兆易創新	GD25LB512ME	^BFRY（23）	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
		GD25LT512ME	^BIRY（23）
		GD55LB01GE	^BIRY（23）
		GD55LT01GE	^BFRY（23）
		GD55LB02GE	BIR^（23）
	華邦	W25Q512NW	國際汽聯^（23）	3 位元組^（1）	不適用	注意^（14）	否^（6）	已知工作^（13）
Arria® 10， Cyclone® 10 GX	微米	MT25QU256	ABA8E12-1SIT	4 位元組^（4）	10^（4）	10^（4）	否^（6）	已知工作^（11）
		MT25QU512	ABB8ESF-0SIT					已知工作^（13）
		MT25QU512	ABB8E12-0SIT					已知工作^（12）
		MT25QL512	ABA8ESF-0SIT
		MT25QL512	ABB8ESF-0SIT
		MT25QU01G	BBB8ESF-0SIT					已知工作^（13）
		MT25QU01G	BBB8E12-0SIT					已知工作^（12）
		MT25QU01G	BBA8E12-0SIT					已知工作^（12）
		MT25QU02G	CBB8E12-0SIT					已知工作^（13）
	馬克羅尼克斯	MX25U256	45GXDI54^（3）	4 位元組^（5）	10^（5）	10^（5）	是^（6）	已知工作^（11）
		MX25U512	45GXDI54^（3）	4 位元組^（5）	10^（5）	10^（5）	是^（6）	已知工作^（11）
		MX25U512	45GMI00^（18）	3 位元組^（1）	8^（1）	6^（1）	否^（6）	已知工作^（12）
		MX66L512	35FMI-10G^（19）	3 位元組^（1）	8^（1）	6^（1）	否^（6）	已知工作^（12）
		MX66U1G	45GXDI54^（3）	4 位元組^（5）	10^（5）	10^（5）	是^（6）	已知工作^（11）
		MX66L1G	45GMI-10G^（20）	3 位元組^（1）	8^（1）	6^（1）	否^（6）	已知工作^（12）
		MX66U2G	45GXRI54^（3）	4 位元組^（5）	10^（5）	10^（5）	是^（6）	已知工作^（11）
	賽普拉斯/英飛淩	S25FS512	SDSBHV210	3 位元組 ^{（1）（2）}	8^（1）	6^（1）	否^（6）	已知工作^（12）
		S25FL512^（25）	AGMFI011
		S70FL01G^（25）	SAGMFI011
Cyclone® V、Cyclone® V SoC、Arria® V、Arria® V SoC、Stratix® V	微米	MT25QL128	ABA8ESF-0SIT	3 位元組^（1）	12^（4）	12^（4）	否^（6）	已知工作^（13）
		MT25QU128	ABA8ESF-0SIT	3 位元組^（1）	10^（1）	10^（1）	否^（6）	已知工作^（12）
		MT25QU256	ABA8ESF-0SIT	3 位元組^（1）	10^（1）	10^（1）	否^（6）	已知工作^（12）
		MT25QL256	ABA8ESF-0SIT	4 位元組^（4）	4^（4）	10^（4）	否^（6）	已知工作^（13）
		MT25QL512	ABB8ESF-0SIT	4 位元組^（4）	4^（4）	10^（4）	否^（6）	已知工作^（13）
		MT25QL512	ABA8ESF-0SIT	3 位元組^（1）	10^（1）	10^（1）	否^（6）	已知工作^（12）
		MT25QL01G	BBB8ESF-0SIT	4 位元組^（4）	4^（4）	10^（4）	否^（6）	已知工作^（13）
		MT25QL02G	CBB8E12-0SIT	4 位元組^（4）	4^（4）	10^（4）	否^（6）	已知工作^（11）
	馬克羅尼克斯	MX25L128	33FMI-10G^（15）	3 位元組 ^{（1）（2）}	8^（1）	6^（1）	否^（6）	已知工作^（13）
		MX25L256	45GMI-08G^（16）					已知工作^（13）
		MX25L256	35FMI-10G^（16）					已知工作^（12）
		MX25L512	45GMI-08G^（15）					已知工作^（13）
		MX66L512	35FMI-10G^（15）					已知工作^（12）
		MX25U512	45GMI00^（16）
		MX25U512	45GXDI00^（16）
		MX66L1G	45GMI-10G^（16）
		MX66U2G	45GXR100^（15）
	賽普拉斯/英飛淩	S25FL128^（25）	SAGMFI000	3 位元組 ^{（1）（2）}	8^（1）	6^（1）	否^（6）	已知工作^（13）
		S25FL256^（25）	SAGMFI000
		S25FL512^（25）	SAGMFI010
		S25FL512^（25）	SAGMFIG11					已知工作^（12）
		S70FL01G^（25）	SAGMFI011^（17）					已知工作^（12）
	兆易創新	GD25Q127	CFIG^（15）	3 位元組 ^{（1）（2）}	8^（1）	4^（1）	否^（6）	已知工作^（12）
	兆易創新	GD25Q256	雙饋平臺^（15）	3 位元組 ^{（1）（2）}	8^（1）	4^（1）	否^（6）	已知工作^（12）
Cyclone® 10 LP	微米	MT25QL128	ABA8ESF-0SIT	3 位元組 ^{（1）（2）}	8^（1）	不適用	否^（6）	已知工作^（11）
		MT25QL256	ABA8ESF-0SIT
		MT25QL512	ABB8ESF-0SIT
		MT25QL01G	BBB8ESF-0SIT
		MT25QL02G	CBB8E12-0SIT
	馬克羅尼克斯	MX25L128	33FMI-10G	3 位元組 ^{（1）（2）}	8^（1）	不適用	否^（6）	已知工作^（11）
		MX25L256	45GMI-08G
		MX25L512	45GMI-08G
	賽普拉斯/英飛淩	^{S25FL128（25）}	SAGMFI000	3 位元組 ^{（1）（2）}	8^（1）	不適用	否^（6）	已知工作^（11）
		^{S25FL256（25）}	SAGMFI000
		^{S25FL512（25）}	SAGMFI0I0
表 3 顯示了 Intel Quartus Convert Programming File Tools/Programming File Generator 和 Quartus Programmer 版本 21.3 Pro Edition 和 20.1 Standard Edition 及更高版本支援的第三方配置裝置的標準。經過 Intel 測試與支援：這些裝置使用Intel FPGA工具接受回歸測試，Intel FPGA技術支援完全支援使用這些裝置。已知有效：Intel Quartus轉換程式設計檔工具或程式設計檔產生器工具和Quartus Programmer 版本 21.3 專業版或 20.1 標準版或更新版本支援這些設備。對於未明確列在程式設計檔產生器工具的「配置設備」清單中的設備，可以使用可用的功能表選項定義自訂設備。

檢視全部顯示較少

筆記：

使用配置設備的預設設置。
執行遠端系統升級時，必須在前 128 Mb 內設置映像的起始位址。
Arria® 10 和 Cyclone® 10 GX 裝置僅支援零件編號為 MX25U25645GXDI54、MX25U51245GXDI54、MX66U1G45GXDI54、MX66U2G45GXRI54 的 Macronix 配置裝置。
Intel Quartus程式師在程式設計操作期間設置非易失性配置寄存器。如果使用第三方程式師，使用者需要手動設置寄存器。
配置設備對此值是永久性的，用戶沒有更改此設置的選項。
Intel Quartus 程式設計師發出啟用四模式的命令
舊式 ASMI Parallel I Intel FPGA IP 核心和 ASMI Parallel II Intel FPGA IP 核心不支援這些配置裝置。有關新設計，請參考一般串行快閃記憶體介面 Intel FPGA IP 核心。
AS x 1 - 活動序列配置支援 1 位數據寬度
AS x 4 - 主動序列配置方案支援 4 位數據寬度
Stratix® 10 和 Agilex® 7 裝置不支援零件編號為 MX25U25645GXDI54、MX25U51245GXDI54、MX66U1G45GXDI54 和 MX66U2G45GXRI54 的 Macronix 配置裝置。
經FPGA配置測試。
經 HPS 測試。
經FPGA配置與 HPS 測試。
FPGA啟動ROM執行正常的讀取操作來載入作為位流初始部分的固件，載入韌體後，它會讀取快閃記憶體供應商定義的序列快閃記憶體發現參數（SFDP）表，以確定執行四通道I/O快速讀取操作以載入其餘位流的虛擬時鐘週期數。
需要U-Boot更新。用於閃爍的U-Boot。
需要U-Boot更新。
兩種晶元選擇。HPS Flash Programmer 和 BootROM 僅使用 CS0。
需要修改 U-Boot
使用U-Boot程式設計
使用修改後的 U-Boot 進行程式設計
S70FS01G與Arria® 10和 Cyclone® GX 裝置不相容。
您需要根據程式設計流程範本定義新的快閃記憶體配置設備：設備 ID = 0x9d 0x70 0x1b，設備密度 = 1024Mb，總設備晶片 = 1，程式設計流程範本 = Macronix。請參閱《通用 Flash Programmer 使用者指南： Intel Quartus Prime Pro Edition 》中的新增自定義快閃記憶體設備。
您需要根據程式設計流程範本定義新的快閃記憶體配置設備：設備ID=0x00 0x00 0x00，設備密度=512Mb/1024Mb/2048Mb，總設備晶片=1，程式設計流程範本=Macronix。請參考在《通用 Flash Programmer 使用者指南： Intel Quartus Prime Pro Edition 》中新增自定義快閃設備。
您需要根據程式設計流程範本定義新的快閃記憶體配置設備：需要將部件添加到程式師：設備 ID = 0x9d 0x70 0x1b，設備密度 = 1024Mb，總設備晶片 = 1，程式設計流程範本 = Issi。請參考在《通用 Flash Programmer 使用者指南： Intel Quartus Prime Pro Edition 》中新增自定義快閃記憶體設備。
Quartus Prime 軟體不支援快閃規格「CS# 切換且無 CLK 和數據被視為無效」，這會影響 S25FL-S 系列和S70FL01GS中的某些配置裝置。

設計範例與參考設計

設計商店

Agilex™ 7 裝置

Stratix® 10 台設備

Arria® 10 台設備

Cyclone® 10 GX 裝置

Cyclone® 10 個 LP 設備

表 5 - 培訓課程和視頻

Intel® FPGA Technical Training目錄

影片標題	描述
配置 Intel FPGAs 簡介	了解可用於配置 Intel FPGAs 和程式設計設定裝置的配置方案、解決方案、功能和工具。
Intel FPGAs的配置方案	了解可用於配置 Intel FPGAs 的所有配置方案之間的區別。
Stratix® 10 台設備的配置	瞭解 Stratix® 10 裝置中可用的獨特配置功能。
MAX® 10 台裝置進行遠端系統升級	瞭解如何在 MAX® 10 裝置中設定和執行 RSU。
為 Intel FPGA SoC 建立第二階段引導載入程式	瞭解可用於快速自定義和生成第二階段啟動軟體的流程和工具。
使用Arria® 10 SoC FPGAs安全開機	瞭解如何使用加密和/或簽名的第二階段啟動映像生成和程式設計Arria® 10 SoC FPGAs。
減輕 Arria® 10 和 Cyclone® 10 GX 裝置中的單事件翻轉	瞭解 Arria® 10 和 Cyclone® 10 GX 裝置系列的功能，這些功能可用於設計您自己的 SEU 緩解解決方案。
Intel FPGA裝置中的 SEU 緩解：層次結構標記	瞭解如何通過使用稱為層次結構標記的功能來補充單事件翻轉（SEU）緩解技術，從而改進敏感度處理解決方案。
Intel FPGA裝置中的 SEU 緩解：故障注入	瞭解故障注入IP核心和故障注入調試軟體，以降低故障率（FIT）。
使用通用串行快閃記憶體介面	瞭解如何使用Intel FPGA IP核心的通用串行快閃記憶體介面對任何串行週邊介面（SPI）類型的快閃記憶體設備進行程式設計。
SoC 硬體概覽：快閃控制器與介面協定	瞭解 Cyclone® V、Arria® V 與 Arria® 10 SoC 上的硬核處理器子系統（HPS）。在線培訓包括有關非易失性儲存控制器和各種介面協議的資訊。
Intel FPGA裝置的部分重新配置：簡介和專案分配	部分重新配置訓練第1部分（共4部分）。這部分培訓將向您介紹PR功能和PR設計的一般設計流程。您還將了解設計分區和LogicLock區域分配、實現PR設計所需的分配，以及如何為PR平面規劃設計的建議。
Intel FPGA裝置的部分重新配置：設計指南和主機要求	部分重新配置訓練第2部分（共4部分）。這部分培訓討論創建PR設計的準則，包括創建埠超集和凍結邏輯。它還討論了對 PR 主機的要求、添加到設計靜態區域的邏輯或用於控制 PR 操作的外部設備。
Intel FPGA設備的部分重新配置：PR 主機 IP 和實現	部分重新配置訓練第3部分（共4部分）。這部分訓練內容討論了 Intel Quartus Prime 軟體中包含的所有 PR IP，包括 PR 控制器 IP、區域控制器 IP 和凍結橋接 IP。您還將瞭解如何使用這些IP實現內部或外部主機設計。
Intel FPGA設備的部分重新配置：輸出檔和演示	部分重新配置訓練，共 4 部分。培訓的最後一部分討論了PR專案的整個設計流程。它還會查看流輸出的檔。此外，還展示了使用Arria® 10 GX開發工具包的完整且實用的PR設計。

檢視全部顯示較少

表6 - 其他視頻

Intel® FPGA 快速影片

影片標題	描述
在 Qsys for Intel FPGAs 中實施部分重新配置設計	觀看此影片，瞭解如何在 Intel FPGAs 的 Qsys 中執行部分重新配置設計。
在 Cyclone 10 LP FPGA 上透過系統控制台進行遠端系統升級和更新 EPCQ 資料	觀看此視頻以瞭解如何在 Cyclone® 10 LP FPGA 上執行遠端系統升級功能
Arria® 10 透過協定設定（CvP）	觀看此影片，瞭解如何使用PCIe協定配置Arria10®裝置。
如何在單個 JTAG 鏈中為多個 JTAG 設備自定義 JAM 檔第 1 部分	觀看此影片，瞭解如何為具有多裝置 JTAG 鏈的主機板自定義 JAM 檔。
如何在單個 JTAG 鏈中為多個 JTAG 設備自定義 JAM 檔第 2 部分	觀看此影片，瞭解如何為具有多裝置 JTAG 鏈的主機板自定義 JAM 檔。
如何使用序列快閃記憶體載入器IP核心，經由JTAG介面執行主動序列（AS）配置	觀看此影片，瞭解一般 JTAG 配置以外的配置方案。此外，本影片還將介紹序列快閃記憶體載入器（SFL） IP 核心。

檢視全部顯示較少

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。

選擇您的語言

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

設備配置 - 支援中心

1. 裝置特定配置詳細資訊

表 1 - 配置方案和功能概述

2. 配置方案和IP

配置使用者指南

透過 HPS 進行配置

快速被動並列

主動序列

被動序列

Jtag

3. 高級配置功能

裝置安全性

部分重新配置

遠端系統升級

單事件翻轉（SEU）緩解

透過協定設定（CvP）

快快閃記憶體取IP

晶片ID IP

4. Quartus® Prime 軟體設計流程

表2 - 設備配置設置和程式設計檔生成流程

在哪裡可以找到有關設備配置設置以及配置和程式設計檔生成的資訊？

5. 電路板設計

在哪裡可以找到有關設備配置設計指南的資訊？

在哪裡可以找到有關配置 PIN 連接指南的資訊？

在哪裡可以找到有關配置規範的資訊？

6. 調試

FPGA配置疑難解答

知識庫解決方案

組態裝置

表3 - Intel® FPGA配置裝置

表 4 - Intel 支援的第三方配置裝置

設計範例與參考設計

表 5 - 培訓課程和視頻

表6 - 其他視頻

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

設備配置 - 支援中心

1. 裝置特定配置詳細資訊

2. 配置方案和IP

配置使用者指南

透過 HPS 進行配置

快速被動並列

主動序列

被動序列

Jtag

3. 高級配置功能

裝置安全性

部分重新配置

遠端系統升級

單事件翻轉 （SEU） 緩解

透過協定設定（CvP）

快快閃記憶體取IP

晶片ID IP

4. Quartus® Prime 軟體設計流程

在哪裡可以找到有關設備配置設置以及配置和程式設計檔生成的資訊？

5. 電路板設計

在哪裡可以找到有關設備配置設計指南的資訊？

在哪裡可以找到有關配置 PIN 連接指南的資訊？

在哪裡可以找到有關配置規範的資訊？

6. 調試

FPGA配置疑難解答

知識庫解決方案

組態裝置

設計範例與參考設計

單事件翻轉（SEU）緩解