適用于 OpenCL™ 的 Intel® FPGA SDK - 支援中心
適用于 OpenCL 支援頁面的 Intel® FPGA SDK 提供如何模擬、編譯和配置配置核心的資訊。還有如何優化核心的準則,以及如何在執行主機應用程式時除錯系統的資訊。此頁面根據開發平臺分為兩大類別:適用于 CPU 的FPGA和主機代碼開發者的核心開發者。
軟體需求
您必須在開發系統上享有管理員許可權,才能安裝主機軟體發展所需的套件和驅動程式。
主機系統必須執行 作業系統支援 頁面上列出的下列支援的 Windows* 和 Linux* 作業系統之一。
使用下列開發環境之一,為 OpenCL™ 開發Intel® FPGA SDK 的主機應用程式:
Windows 作業系統
- 適用于 OpenCL 的 Intel FPGA SDK
- 主機板支援套件 (BSP)
- Microsoft* Visual Studio Professional 版本 2010 年或更新版本。
Linux 作業系統
- 適用于 OpenCL 的 Intel FPGA SDK
- Bsp
- RPM (RPM 封裝管理員;原名 Red Hat 封裝管理器)
- GCC 內含 C 編譯器
- Perl 命令版本 5 或以上
1. 核心開發人員
SDK 使用者介面
Intel® FPGA適用于 OpenCL™ 的 SDK 為使用者提供兩種開發模式的體驗。對於程式碼建立者來說,所有工具都整合到 GUI 中,讓他們可以設計、編譯和除錯核心。另一方面,命令列選項適用于傳統使用者。
- GUI/代碼建立者: 目前無法使用
- 命令列選項:
以下是一些適用于核心開發人員的實用指令:
aoc kernel.cl -o bin/kernel.aocx –board=<board_name>
- 針對<board_name>指定的主機板,將 kernel.cl 來源檔案編譯到FPGA程式設計檔案 (kernel.aocx);-o 用於指定輸出檔案名稱與位置
aoc kernel.cl -o bin/kernel.aocx –board=<board_name> -march=模擬器
- 建立 aocx 檔案進行模擬,可用於測試核心的功能
aoc -list-主機板
- 列印可用的主機板和出口清單
aoc -help
- 列印 aoc 命令選項的完整清單,並協助這些選項的資訊
aocl 版本
- 顯示已安裝的 OpenCL Intel FPGA SDK 版本資訊
aocl 安裝
- 將主機板的驅動程式安裝到目前的主機系統中
aocl 診斷
- 執行主機板供應商對主機板的測試計劃
aocl 計畫
- 在主機板上設定新的FPGA影像
aocl 快閃
- 使用指定的啟動組態初始化FPGA
aocl 說明
- 列印 aocl 命令選項的完整清單,並協助這些選項的資訊
OpenCL 規格
Khronos 相容性
Intel® FPGA OpenCL™ 的 SDK 是基於已發佈的 Khronos 規格,並由許多屬於 Khronos 群組的供應商提供支援。適用于 OpenCL 的 Intel FPGA SDK 已通過 Khronos 符合性測試程式。它符合 OpenCL 1.0 標準,並同時提供 Khronos Group 的 OpenCL 1.0 和 OpenCL 2.0 接頭。
注意: SDK 目前不支援所有 OpenCL 2.0 應用程式開發介面 (API)。如果您使用 OpenCL 2.0 接頭,並呼叫不受支援的 API,則該呼叫會退回錯誤代碼,以表示未完全支援 API。
適用于 OpenCL 主機執行時間的 Intel FPGA SDK 符合 OpenCL 平台層和 API,並具有一些澄清與例外,可在 Intel FPGA OpenCL 程式設計指南的 OpenCL 功能支援狀態 區段找到。
其他相關連結:
- 如需 OpenCL 的詳細資訊,請造訪 克羅維諾斯集團 OpenCL 概覽 頁面。
- 目前符合狀態可在 「克羅埃諾斯集團採用計畫」 頁面找到。
- 如需 OpenCL 1.0 標準的詳細資訊,請參閱 Khronos 的 OpenCL 規格 。
OpenCL 擴充
通道 (I/Os 或核心)
適用于 OpenCL™ 通道延伸的 Intel® FPGA SDK 提供了一種機制,可將資料傳輸到核心,並以高效率和低延遲同步核心。如需如何實作、使用及模擬通道的詳細資訊,請使用下列連結:
- 為 OpenCL 通道擴充實施Intel FPGA SDK
- 使用具有核心副本的頻道
- HTML 報告:核心設計概念 - 通道
- 透過 Intel FPGA SDK 傳輸資料以取得 OpenCL 通道或 OpenCL 管道
- 在通道或管道中執行多個命令佇列的要求
注意:如果您想利用通道的功能,卻有能力使用其他 SDK 執行核心程式,請實作 OpenCL 管道。如需管道的詳細資訊,請參閱管道上的下列一節。
管道
適用于 OpenCL 的 Intel FPGA SDK 為 OpenCL 管道功能提供初步支援,這是 OpenCL 規格版本 2.0 的一部分。它們提供了一種機制,可將資料傳輸至核心,並以高效率與低延遲同步核心。
適用于 OpenCL 實施管道的 Intel FPGA SDK 不符合 OpenCL 規格版本 2.0。SDK 的管道實作目標是提供一個解決方案,在不同符合 OpenCL 2.0 標準裝置上順暢運作。若要啟用Intel FPGA產品的管道,您的設計必須符合特定需求。
如需如何執行 OpenCL 管道的詳細資訊,請參閱下列連結:
模擬
在多步設計流程中,您可以在 x86-64 Windows* 或 Linux* 主機上的一或多個模擬裝置上執行 OpenCL™ 核心的功能。模擬設計編譯需要幾秒鐘的時間才能產生 .aocx 檔案,並讓您更有效地在設計上反復進行,而無須經過完整編譯所需的漫長工作時間。
對於 Linux 系統,模擬器提供符號除錯支援。符號除錯可讓您在核心代碼中找出功能錯誤的來源。
以下連結概覽了 OpenCL 核心的設計流程,並說明了您可以模擬核心的不同階段。
適用于 OpenCL 設計流程的多步Intel® FPGA SDK
「程式設計指南」中的「OpenCL 核心」區段會仿真與除錯,其中包含更多關於核心操作在硬體與模擬上的差異的詳細資訊。
其他相關連結:
優化
有了適用于 OpenCL™ 離線編譯器技術的 Intel® FPGA SDK,您不需要變更核心即可將其優化地安裝到固定的硬體架構中。反之,離線編譯器會自動自訂硬體架構,以滿足您的核心需求。
一般來說,您應該先優化以單一運算單元為目標的核心。優化此運算單元後,透過擴充硬體來填滿剩餘的FPGA,提升效能。核心的硬體足跡與硬體編譯所需的時間相關。因此,您可執行檔優化越小(也就是單一運算單元),在特定時間內執行的硬體編譯就越多。
適用于 Intel FPGAs的 OpenCL 優化
若要優化設計實作並獲得最大的效能,請瞭解理論上的最大效能,並瞭解您的限制是什麼。請按照下列步驟操作:
- 從簡單已知良好的功能實作開始。
- 使用模擬器驗證功能。
- 移除或最小化優化報告所報告的管道停機。
- 規劃記憶體存取,以獲得最佳的記憶體頻寬。
- 使用設定檔來偵錯效能問題。
Profiler 能更深入瞭解系統效能,為您提供進一步優化記憶體使用演算法的方向。
請記住,對於FPGAs來說,可配置的資源越多,可獲得越多的展開、平行化,以及更高的效能。
適合優化的實用報告與資源
有許多系統生成的報告可供使用者使用。這些報告能深入瞭解代碼、資源使用方式,並說明要將重點放在何處以進一步改善效能:
記憶體優化
瞭解記憶體系統對於使用 OpenCL 有效率地執行應用程式至關重要。
全球記憶體互連
與 GPU 不同,FPGA可以建立任何最適合您應用程式的自訂載入商店單元 (LSU)。因此,您撰寫適用于應用程式的理想 LSU 類型之 OpenCL 代碼的能力,可能有助於大幅提升您的設計效能。
如需詳細資訊,請參閱《OpenCL 最佳實務指南》Intel FPGA SDK 的 Global Memory Interconnect 區段。
本局記憶體
本機記憶體是一個複雜的系統。與有不同等級快取的一般 GPU 架構不同,FPGA會在FPGA內的專用記憶體區塊中執行本機記憶體。如需詳細資訊,請參閱 Intel FPGA SDK for OpenCL 最佳實務指南的 本機記憶體 區段。
有許多方法可以優化記憶體,以改善整體效能。如需有關部分關鍵技術的詳細資訊,請參閱 Intel FPGA SDK for OpenCL 最佳實務指南的 分配對齊記憶體 區段。
如需進一步瞭解改善記憶體存取效率的策略,請參閱 Intel FPGA SDK For OpenCL 最佳實務指南的 「改善記憶體存取效率策略 」一節。
管道
瞭解管道對於善用您實作的最佳效能至關重要。有效使用管道直接改善效能輸送量。如需詳細資訊,請參閱 Intel FPGA SDK for OpenCL 最佳實務指南的 管道 區段。
如需更多資料傳輸資訊,請參閱 OpenCL 通道的傳輸資料透過 Intel FPGA SDK 或 OpenCL 管道 區段的 Intel FPGA SDK For OpenCL 最佳實務指南。
停擺、佔用、頻寬
配置核心以識別效能瓶頸。如需有關剖析資訊如何協助您識別記憶體不良或通道行為導致核心效能不盡人意的詳細資訊,請參閱 Intel FPGA《OpenCL 最佳實務指南》Intel FPGA SDK 的 剖析 核心,找出效能瓶頸 區段。
迴圈優化
優化迴圈的一些技術是:
有關在各種情境中移除單一工作專案核心的迴圈攜帶依存的一些秘訣,請參閱《OpenCL 最佳實務指南》Intel FPGA SDK 的 「移除迴圈攜帶依賴性 」一節。
如需優化浮點作業的詳細資訊,請參閱 Intel FPGA SDK 的 優化浮點運算 區段,以取得 OpenCL 最佳實務指南。
區域優化
如果您的 OpenCL 核心可在不同尺寸的FPGAs執行,則區域使用是一個重要的設計考慮因素。當您設計 OpenCL 應用程式時,Intel 建議您遵循特定的設計策略來優化硬體區域的使用。
優化核心效能通常需要額外的FPGA資源。相比之下,區域優化通常會導致效能下降。在核心優化期間,Intel 建議您在FPGA主機板上執行多個核心版本,以確定產生最佳尺寸與效能的內核程式設計策略。
如需優化FPGA區域使用策略的詳細資訊,請參閱 Intel FPGA SDK for OpenCL 最佳實務指南 FPGA區域使用優化策略 。
參考設計範例
說明優化技術的一些設計範例如下:
這個範例顯示基礎矩陣乘法作業的優化,使用迴圈卷片來利用運算固有的資料重複使用。
這個範例說明了:
- 單精准浮點優化
- 本機記憶體緩衝
- 編譯優化(迴圈展開,num_simd_work_items屬性)
- 浮點優化
- 多重裝置執行
此設計範例執行 HPEC 挑戰效能標竿套件的時域有限衝動回應 (FIR) 篩選效能標竿。
這個設計是一個很好的例子,說明FPGAs能提供比浮點 FIR 濾鏡的 GPU 架構更優異的效能。
這個範例說明了:
- 單精准浮點優化
- 有效執行 1D 滑動視窗緩衝區
- 單一工作專案核心優化方法
此設計範例採用視訊縮小規模,以每秒 110 幀的速度拍攝 1080p 輸入影片並輸出 720p 影片。這個範例使用多個核心來有效率地從記憶體讀取和寫入到全球記憶體。
這個範例說明了
- 核心通道
- 多個同步核心
- 核心到核心通道
- 滑動視窗設計模式
- 記憶體存取模式優化
這個設計範例是 OpenCL 實作 LucasKanade 光流演算法。在 Cyclone® V SoC 開發工具組上,顯示具有 52x52 視窗大小的密集、非反覆運算和非傳銷版本,每秒可執行超過 80 幀。
這個範例說明了:
- 單一工作專案核心
- 滑動視窗設計模式
- 資源使用量減少技術
- 視覺輸出
培訓
OpenCL 優化與設計範例專屬的線上訓練,提供:
引用
分析
在 多步設計流程中,如果模擬所估計的核心效能是可以接受的,則您可以選擇在FPGA上收集有關設計執行方式的資訊。
您可以指示 OpenCL™ 離線編譯器的 Intel® FPGA SDK,在 .aocx 檔案中的 Verilog 代碼中,使用 「設定檔」選項中的儀器效能計數器。執行期間,適用于 OpenCL 設定檔的 Intel FPGA SDK 會測量並回報在 OpenCL 核心執行期間在FPGA上收集的效能資料。然後,您可以檢閱 Profiler GUI 中的效能資料。
在 OpenCL 程式設計指南的 Intel FPGA SDK 剖析 您的 OpenCL 核心 部分,包含如何剖析核心的詳細資訊。
如何分析分析資料
分析資訊可協助您找出記憶體不良或通道行為,導致核心效能不盡人意。Intel For OpenCL 最佳實務指南 Intel FPGA SDK 中識別 效能瓶頸的設定檔 核心部分包含關於 Dynamic Profiler GUI 的更深入資訊,以及如何解讀諸如停滯、頻寬、快取命中等剖析資料。它也包含了對幾個 OpenCL 設計範例情境的設定檔分析。
2. 主機代碼開發者
執行時間主機程式庫
Intel® FPGA適用于 OpenCL™ 的 SDK 提供編譯器與工具,讓您建立並執行針對Intel FPGA產品的 OpenCL 應用程式。
如果您只需要 Intel FPGA SDK 來執行 OpenCL 的核心部署功能,請下載並安裝 OpenCL 的 Intel FPGA Runtime Environment (RTE)。
RTE 是 OpenCL 的 Intel FPGA SDK 子集。與提供可開發和部署 OpenCL 核心程式的環境的 SDK 不同,RTE 提供的工具和執行時間元件可讓您建置和執行主機程式,並在目標加速器主機板上執行預先編譯的 OpenCL 核心程式。
請勿在同一主機系統上安裝 SDK 和 RTE。SDK 已經包含 RTE。
公用程式與主機執行時間程式庫
OpenCL 的 RTE 提供公用程式、主機執行時間程式庫、驅動程式,以及 RTE 專屬的程式庫與檔案。
- RTE 公用程式包含您可以調用的命令以執行高階工作。RTE 公用程式是 OpenCL 公用程式Intel FPGA SDK 的子集
- 主機執行時間為您的 OpenCL 主機應用程式提供 OpenCL 主機平臺 API 和執行時間 API
主機執行時間包括下列程式庫:
- 靜態連結的連結程式庫提供 OpenCL 主機 API、硬體抽象和協助程式庫
- 動態連結連結程式庫 (DLL) 提供硬體抽象與協助程式庫
如需有關公用程式與主機執行時間程式庫的詳細資訊,請參閱 Intel FPGA《OpenCL 入門指南》 Intel FPGA RTE 的 Intel FPGA RTE 內容 。
資料串流 (主機通道)
現在,您可以使用主機通道大幅減少系統延遲,讓主機串流資料,直接透過 PCIe* 介面串流至FPGA核心,同時繞過記憶體控制器。FPGA核心可以立即開始處理資料,不必等到資料傳輸完成。OpenCL 執行時間應用程式程式設計介面 (API) 支援主機通道,並包含模擬支援。
如需主機通道與模擬支援的詳細資訊,請參閱 OpenCL™ 程式設計指南 Intel® FPGA SDK 的模擬 I/O 通道區段。
自命不凡
分析可讓您瞭解您的計畫使用時間在哪裡,以及所謂的不同功能是什麼。此資訊顯示您的計畫中哪一部分執行速度較預期慢,可能需要重新寫入以加快程式執行速度。它也可以告訴您,需要使用哪些功能的頻率比您預想的要高或更少。
gprof
gprof 是 Linux* 作業系統提供的開放原始碼工具,用於剖析原始碼。它可根據時間進行取樣。在間隔期間,會詢問程式計數器,以決定執行程式碼的哪個時間點。
若要使用 gprof,請使用編譯器剖析旗標-pg重新電腦來原始程式碼
執行可執行檔以產生包含剖析資訊的檔案:
一個名為「gmon.out」的特定檔案,其中包含 gprof 工具產生人類可讀剖析資料所需的所有資訊。所以,現在使用 gprof 工具的方式如下:
$gprof 原始碼 gmon.out > profile_data.txt
profile_data.txt 是包含 gprof 工具用於產生人類可讀剖析資料的資訊的檔。這包含兩個部分: 平面設定檔 和 通話圖形。
平面圖顯示您的計畫在每個功能中花費的時間,以及稱為該功能的次數。
呼叫圖形顯示,針對每個功能,哪些功能稱為它,它叫哪些其他功能,以及多少次。另外,還估計每個功能的副程式花費了多少時間。
更多有關 gprof 用於剖析的資訊,請參閱 GNU 網站。
Intel® VTune™擴充器
用於剖析的 Intel® VTune™ Amplifier 可協助您在提供下列分析類型的 Linux 嵌入式平臺、Android*或 Windows* 系統上加速並優化執行代碼:
- 效能分析: 尋找序列和平行代碼瓶頸、分析演算法選擇和 GPU 引擎使用方式,並瞭解您的應用程式可以從可用的硬體資源中受益的地點與方式
- Intel Energy Profiler分析: 分析電源事件並找出浪費能源的事件
如需 Intel V-tune Amplifier 的詳細資訊,請造訪 Linux 作業系統網站的 Intel VTune Amplifier 2018 入 門活動。
多執行緒
OpenCL™ 主機管線多執行緒提供了一個框架,以達到演算法的高輸送量,在演算法中需要處理大量的輸入資料,並且每個資料的程式必須依循序進行。此架構中最好的應用之一是在異質平臺中,使用高輸送量硬體或平臺來加速應用程式最耗時的部分。演算法的剩餘部分必須依序列順序在 CPU 等其他平臺上執行,以便為加速的工作準備輸入資料,或是使用該任務的輸出來準備最終輸出。在此情境中,雖然部分加速了演算法的效能,但由於原始演算法的循序性質,系統總輸送量要低很多。
在這份適用于 OpenCL Host Pipelined Multithread Application Note 的 831:Intel FPGA SDK 中,提出了高輸送量設計的全新管道架構。此架構最適合透過演算法處理大型輸入資料,因為資料依存度會迫使演算法的所有階段或任務依序執行。
從主機FPGA Initiailization
FPGAs在加速空間中非常有用。CPU 使用 OpenCL 特定的方式將工作卸載至FPGA。以下檔包含主機代碼啟動FPGA核心所需的一般初始化步驟。在此下載包含初始 化步驟的檔。
可以從主要 () 功能呼叫 init () 功能以初始化FPGA。代碼先會找到核心會執行的裝置,然後用與主機執行程式相同的目錄中提供的 aocx 程式。在代碼的初始化步驟之後,使用者必須根據他們的設計需求設定核心參數。
另外還有一項清理功能,可在執行核心後釋放資源。
3. 除錯
模擬
適用于 OpenCL™ 模擬器的 Intel® FPGA SDK 可用於檢查核心的功能。使用者也可以在 Linux* 系統上除錯 OpenCL 核心功能,作為主機應用程式的一部分。OpenCL 模擬器的Intel FPGA SDK 所提供的偵錯功能可讓您這麼做。
如需詳細資訊,請參閱 OpenCL 程式設計指南 Intel FPGA SDK 中的這些章節:
分析
如需詳細剖析資訊,請參閱 OpenCL™ 程式設計指南 Intel® FPGA SDK 中的這些章節:
執行時間除錯變數 |
|
---|---|
在執行主機應用程式時,某些環境變數可以設定以取得更多除錯資訊。這些Intel® FPGA適用于 OpenCL™ 特定環境變數的 SDK,有助於診斷自訂平臺設計的問題。下表列出了所有這些環境變數,並詳細說明這些變數。 | |
環境變數標題 | 描述 |
ACL_HAL_DEBUG |
將此變數設定為 1 到 5 的值,以增加直接與 MMD 層介面的硬體抽象層 (HAL) 的除錯輸出。 |
ACL_PCIE_DEBUG |
將此變數設定為 1 至 10,000 值,以增加 MMD 的除錯輸出。此變數設定有助於確認 ID 註冊版本讀取正確且 UniPHY IP 核心經過校準。 |
ACL_PCIE_JTAG_CABLE |
設定此變數以覆寫指定纜線編號的預設quartus_pgm參數。預設值為纜線 1。如果有多個Intel® FPGA下載纜線,您可以透過設定此變數來指定特定的纜線。 |
ACL_PCIE_JTAG_DEVICE_INDEX |
設定此變數以覆寫指定FPGA裝置索引的預設quartus_pgm論據。預設情況下,此變數的值為 1。如果FPGA不是 JTAG 鏈中的第一個裝置,您可以自訂價值。 |
ACL_PCIE_USE_JTAG_PROGRAMMING |
設定此變數以迫使 MMD 使用 JTAG 纜線重新程式設計FPGA,而不是部分重新配置。 |
ACL_PCIE_DMA_USE_MSI |
如果您想要在 Windows* 作業系統上使用 MSI 直接存取 (DMA) 傳輸,請設定此變數。 |
適用于 OpenCL™ 的 Intel® FPGA SDK 診斷工具
適用于 OpenCL Intel FPGA SDK 的診斷工具,有助於診斷並解決與 OpenCL Intel FPGA SDK 合作時出現的各種安裝/設定問題、硬體與軟體問題。此工具執行安裝測試、裝置測試和連結測試。如需有關該工具的詳細資訊,請參閱此 簡報。若要使用此工具,請從 這裡下載。
其他除錯技術
由於主機程式中的迴圈,使用者可能會體驗 OpenCL™ 系統在執行時會減速。若要進一步瞭解此情境的詳細資訊,請參閱「 Debugging 您的 OpenCL 系統」,該系統正在逐步降低 OpenCL 程式設計指南 Intel® FPGA SDK 的一節。
Intel Code Builder for OpenCL 是適用于 OpenCL 的Intel FPGA SDK 的軟體發展工具。它提供了一組 Microsoft* Visual Studio 和Eclipse外掛程式,可支援使用 OpenCL 加速建立、建置、除錯和分析 Windows* 和 Linux* 應用程式的功能。如需詳細資訊,請參閱 Intel Code Builder for OpenCL(適用于 OpenCL 程式設計指南)Intel FPGA SDK 的 OpenCL 區段之開發/除錯 OpenCL 應用程式。
知識資料庫解決方案
Intel® Arria® 10 部裝置
Intel® Stratix® 10 部裝置
額外資源
以下是Intel FPGA社群針對設計與執行階段相關特定問題的一些額外連結:
OpenCL™ 快速影片 |
|
---|---|
影片標題 |
影片描述 |
如何使用 Windows* 第 1 部分在 Cyclone® V SoC 上執行 Hello World 和 (其他程式) 與 OpenCL™ |
這段影片說明執行兩個應用程式的開箱即用程式:使用 Windows* 機器在 Cyclone® V SoC 上的 OpenCL™ HelloWorld 和 OpenCL Fast Fourier 轉檔 (FFT)。 |
如何使用 Windows 第 2 部分在 Cyclone V SoC 上執行 Hello World 和 (其他程式) 與 OpenCL |
這段影片說明使用 Windows 機器在 Cyclone V SoC 上執行兩個應用程式的開箱即用程式,OpenCL HelloWorld 和 OpenCL FFT。 |
如何使用 Windows 第 3 部分在 Cyclone V SoC 上執行 Hello World 和 (其他程式) 與 OpenCL |
這段影片說明使用 Windows 機器在 Cyclone V SoC 上執行兩個應用程式的開箱即用程式,OpenCL HelloWorld 和 OpenCL FFT。 |
如何使用 Windows 第 4 部分在 Cyclone V SoC 上執行 Hello World 和 (其他程式) 與 OpenCL |
這段影片說明使用 Windows 機器在 Cyclone V SoC 上執行兩個應用程式的開箱即用程式,OpenCL HelloWorld 和 OpenCL FFT。 |
如何使用 Windows 第 5 部分在 Cyclone V SoC 上執行 Hello World 和 (其他程式) 與 OpenCL |
這段影片說明使用 Windows 機器在 Cyclone V SoC 上執行兩個應用程式的開箱即用程式,OpenCL HelloWorld 和 OpenCL FFT。 |
影片探討了客戶為何可能利用此功能在 OpenCL 核心代碼中使用自訂處理模組 (RTL)。影片說明設計範例,例如 makefiles 和設定檔案,並說明編譯流程。影片亦顯示設計範例的展示。 |
|
此影片顯示您如何下載、安裝和設定開發針對 SoC FPGAs Altera® OpenCL 核心與主機代碼所需的工具。 |
|
OpenCL 開啟 Altera SoC FPGA (Linux Host) – 第 2 部分 – 使用模擬器執行向量新增範例 |
此影片顯示您如何下載並編譯針對 OpenCL 內建模擬器的 OpenCL 應用程式範例。 |
OpenCL on Altera SoC FPGA (Linux Host) – 第 3 部分 – SoC FPGA的核心與主機代碼編譯 |
此影片顯示您如何編譯針對 Cyclone V SoC FPGA FPGA和處理器的 OpenCL 核心和主機代碼。 |
此影片顯示您如何設定 Cyclone V SoC 主機板以執行 OpenCL 範例,並執行主機代碼和主機板上的核心。 |
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。