PCI Express* IP 支援中心
PCI Express* (PCIe*) 支援中心提供如何選取設計的指導。您會看到從頭到尾按類別排列的資源,這些資源與PCIe系統設計流程保持一致。
1. 裝置選擇
Intel® FPGA裝置系列
請參閱第 Intel® FPGA IP 頁 PCIe* 上的表格,以瞭解裝置支援的強化 PCI Express IP 區塊數量以及裝置配置和功能支援,以瞭解 PCIe 對 Intel FPGAs 的支援。
您可以比較表格中的設備,併為您的PCIe系統實施選擇合適的設備。
2. 使用者指南和參考設計
PCIe IP 解決方案包括 Intel 技術領先的 PCIe 強化協定堆疊,其中包括交易層和數據鏈路層;以及強化的物理層,包括物理媒體附接 (PMA) 和物理編碼子層 (PCS)。Intel 的 PCIe IP 還包括可選區塊,例如直接記憶體訪問(DMA)引擎和單根 I/O 虛擬化(SR-IOV)。有關詳細資訊,請參閱以下使用者指南:
IP 使用者指南
Intel Agilex® 7裝置
F-Tile IP 使用者指南
R-Tile IP 使用者指南
P-Tile IP 使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon 串流IP使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon 記憶體對應 (Avalon-MM) IP 使用者指南
- 適用於PCI ExpressIP的多通道 DMA 使用者指南
- 適用於PCI Express* 的 AXI 串流Intel® FPGA IP
Intel Stratix 10 台設備
P-Tile 使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon-ST 硬IP使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon 記憶體對應IP使用者指南
- 適用於PCI ExpressIP的多通道 DMA 使用者指南
H-Tile/L-Tile 使用者指南
- 適用於PCI ExpressIP的多通道 DMA 使用者指南
- Avalon 記憶體對應 (Avalon-MM) Intel Stratix 10 Hard IP+ for PCI Express 解決方案使用者指南
- 適用於 PCI Express 的 Intel® Stratix® 10 H-Tile/L-Tile Avalon 記憶體對應 (AvalonMM) 硬 IP 使用者指南
- Intel® Stratix® PCI Express 解決方案的 10 Avalon 串流 (Avalon-ST) 與單根 I/O 虛擬化 (SR-IOV) 介面使用者指南
- Intel® Stratix® 10 透過協定配置(CvP)實現使用者指南
Intel Arria 10 和 Intel Cyclone 10 台設備
- 適用於 PCI Express 的 Intel® Arria® 10 與 Intel Cyclone GX Avalon 記憶體對應 (Avalon-MM) 介面使用者指南
- Intel® Arria® 10 或 Intel Cyclone 10 GX Avalon PCI Express 解決方案的記憶體對應 (Avalon-MM) DMA 介面使用者指南
- 適用於PCI Express的Intel® Arria® 10和Intel Cyclone 10 GX Avalon-ST 介面使用者指南
- Intel® Arria® 10 Avalon串流 (Avalon-ST) 介面與 SR-IOV PCIe 解決方案使用者指南
- Intel® Quartus® Prime Pro Edition 使用者指南部分重新配置
- Intel® Arria® 10 CvP 初始化與透過PCI Express部分重新配置使用者指南
設計範例使用者指南
Intel Agilex® 7裝置
F-Tile 設計範例使用者指南
R-Tile 設計範例使用者指南
P-Tile 設計範例使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon Streaming (Avalon-ST) IP 設計範例使用者指南
- 適用於 PCI Express 的 Intel® FPGA P-Tile Avalon 記憶體對應 (Avalon-MM) IP 設計範例
- 適用於PCI ExpressIP的多通道 DMA 設計範例使用者指南
Intel Stratix 10 台設備
P-Tile 設計範例使用者指南
- 適用於PCI Express的Intel® FPGA P-Tile Avalon Streaming (Avalon-ST) IP 設計範例使用者指南
- 適用於 PCI Express 的 Intel® FPGA P-Tile Avalon 記憶體對應 (Avalon-MM) IP 設計範例
- 適用於PCI ExpressIP的多通道 DMA 設計範例使用者指南
L/H-Tile 設計範例使用者指南
- 適用於PCI ExpressIP的多通道 DMA 設計範例使用者指南
- 適用於PCIe的Intel® Stratix® 10 Avalon串流 (Avalon-ST) IP 設計範例使用者指南
- 用於 PCIe 的 Intel® Stratix® 10 Avalon -MM 硬 IP 使用者指南
Intel Arria 10 和 Intel Cyclone 10 台設備
- 適用於PCIe的Intel® Arria® 10與Intel Cyclone 10 Avalon-ST 硬IP設計範例使用者指南
- 適用於PCIe的Intel® Arria® 10與Intel Cyclone 10 Avalon-MM 介面使用者指南
IP 版本說明
Intel Agilex® 7裝置
Intel Stratix 10 台設備
- 適用於PCI ExpressIP核心的 L/H-Tile 硬IP版本資訊
- 適用於PCI ExpressIP核心版本資訊的 P-Tile IP
- 適用於PCI ExpressIP的多通道 DMA 版本資訊
Intel Arria 10 和 Intel Cyclone 10 台設備
使用 Intel 收發器原生 PHY IP 核心的 PCI Express (PIPE) PHY 介面
您也可以使用收發器原生 PHY IP 核心僅實現 PCIe 的物理層,並將其與在FPGA結構中作為軟邏輯執行的其餘協定層拼接在一起。這種軟邏輯可以是您自己的設計,也可以是第三方IP。
在下列使用者指南的PIPE章節中了解有關收發器本機 PHY IP 核心的更多資訊:
Intel Stratix 10 台設備
Intel Arria 10 台設備
Intel Cyclone 10 台設備
參考設計
Intel Stratix 10 台設備
- 具有內部記憶體參考設計的 Gen3x16 Avalon-MM DMA (AN 881)
- 具有外部記憶體 (DDR4) 參考設計的 Gen3x16 Avalon-MM DMA (AN 881)
- Gen3x16 Avalon-MM DMA,搭配 HBM2 參考設計 (AN 881)
- Gen3x16 使用 Avery BFM 進行模擬 (AN 811)
- Gen3x8 Avalon-MM DMA,帶內部記憶體 (Wiki)
- Gen3x8 Avalon -MM DMA,搭配外部 DDR3/DDR4 記憶體 (AN 829)
- 適用於舊版 Quartus® 版本的 Gen3x8 Avalon-MM DMA (AN 690)
- PCI Express 參考設計上的 Gen3x8 部分重新配置 (AN 819)
Intel Arria 10 台設備
- Gen3x8 Avalon-MM DMA,搭配外部 DDR3 記憶體 (AN 708)
- 具有內部記憶體的 Gen3x8 Avalon-MM DMA 參考設計 (AN 690)
- 如何執行 Avalon-MM DMA 設計第 1 部分(影片)
- 如何執行 Avalon-MM DMA 設計第 2 部分(影片)
- SoC 硬體部分重新配置
- 靜態更新部分重新配置教程 - 僅限 Intel Arria 10 GX 裝置 (AN 817)
- PCIe 上的階層部分重新設定 (AN 813)
- 階層部分重新配置教學課程 - 僅限 Intel Arria 10 GX 裝置 (AN 806)
- 部分重新配置設計 - 僅限 Intel Arria 10 GX 裝置 (AN 797)
- 透過 PCIe 進行部分重新設定 (AN 784)
- 最高 Gen2x8 PCIe 根埠,搭載 MSI
Intel Cyclone 10 台設備
Intel 舊式裝置
開發工具包
Stratix® V GX FPGA開發工具包
Arria® V GT FPGA開發工具包
Arria V GX 入門套件
Cyclone® V GT FPGA 開發工具包
- 具有 DMA 和片上記憶體介面的 PCIe AVMM
- Gen2x4 AVMM DMA - Cyclone V
- 具有 DMA 和晶載記憶體介面的 PCIe AVMM (Linux 驅動程式)
- Gen2x4 AVMM DMA - Arria V
- Gen2x4 AVMM DMA - Cyclone V
具有晶載記憶體介面的PCIe參考設計
Stratix V GX FPGA開發工具包
Arria V GT FPGA 開發工具包
Cyclone V GT FPGA 開發工具包
Stratix IV GX FPGA開發工具包
Cyclone IV GX FPGA開發工具包
Arria II GX FPGA開發工具包
其他 PCIe 附屬專案和工具
Stratix V GX FPGA開發工具包
3. 智慧財產權整合
請參閱所選IP核心使用者指南的入門部分和硬IP的物理佈局部分。您還可以參考以下文件了解詳細資訊:
Intel Stratix 10 台設備
- 如何在 Intel Stratix L- 和 H-Tile 收發器 PHY 使用者指南的 Intel Stratix 10 FPGA收發器部分中實現 PCI Express (PIPE)
- AN 778:Intel Stratix 10 收發器使用應用說明
Intel Arria 10 台設備
Intel Cyclone 10 台設備
其他影片
標題 |
描述 |
---|---|
瞭解如何使用PCIe協定配置Intel Arria 10裝置。 |
|
從第 1 部影片中瞭解如何在適用於 Linux 和 Windows 作業系統的 Intel Arria 10 裝置中設定 PCIe Avalon 記憶體對應 (Avalon-MM) DMA 參考設計硬體。 |
|
從第 2 部分影片中學習如何在適用於 Linux 和 Windows 操作系統Intel Arria 10 個裝置中設定 PCIe Avalon 記憶體對應主 DMA 參考設計硬體。 |
5. 調試
智慧財產權 (IP) 核心版本說明
Intel Agilex® 7裝置
Intel Stratix 10 台設備
- 適用於PCI Express IP的Intel Stratix 10多通道 DMA 版本資訊
- 適用於PCI ExpressIP核心的 L/H-Tile 硬IP版本資訊
- 適用於PCI ExpressIP核心版本資訊的 P-Tile IP
Intel Arria 10 和 Intel Cyclone 10 台設備
FPGA資源放置指南
6. 其他資源
遷移到 Intel Stratix 10 台設備
PCIe-SIG 整合商清單
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。