晶片式除錯資源中心
隨著效能、規模和複雜度FPGAs提高,驗證程式可能成為FPGA設計週期中的關鍵區段。為了減輕驗證流程的複雜性,Intel® FPGA提供了一系列的晶片上除錯工具。晶片上的除錯工具可即時擷取設計中的內部節點,協助您快速驗證設計,而不會使用外部設備。
如需關於晶片上工具與晶片規劃程式組合的簡要概覽,請參閱 驗證與主機板層級 產品頁面上的 SignalTap* II 嵌入式邏輯分析器區段。
若要搜尋已知的晶片上除錯問題和技術支援解決方案,請使用Intel® FPGA 知識資料庫。您也可以造訪 Intel 社群 ,與其他Intel® FPGA使用者連結並討論技術問題。
如需進一步的技術支援,請使用 mySupport 建立、檢視和更新服務要求。
晶片式除錯資源
表 1 提供有關晶片上除錯工具的可用檔連結。
表 1。晶片除錯參考檔
資源 |
描述 |
---|---|
本章節的Intel® Quartus® Prime 軟體發展軟體手冊說明 SignalProbe 功能。此功能可在不影響設計的情況下,快速將內部訊號路由至 I/O 針腳,使設計驗證更有效率。 |
|
Intel® Quartus® Prime 軟體發展軟體手冊的本章會使用 SignalTap II 嵌入式邏輯分析器,說明驗證流程。SignalTap II 嵌入式邏輯分析器在設計全速運行時,透過在設計中探測內部訊號來偵錯FPGA設計。 |
|
本章節的 Intel® Quartus® Prime 軟體發展軟體手冊提供邏輯分析器介面功能的相關資訊。此功能將一大組內部裝置訊號連接到少量輸出針腳以進行偵錯,並可讓您利用外部邏輯分析器中的進階功能。 |
|
本章節的Intel® Quartus® Prime 軟體發展軟體手冊說明系統記憶體內容編輯。此功能透過 JTAG 介面提供系統內FPGA記憶與常數的讀寫存取權限。 |
|
本章節的Intel® Quartus® Prime 軟體發展軟體手冊說明系統內的來源和探索功能。此功能會設定自訂的收款器鏈,以驅動或採樣設計中的任何邏輯節點,提供簡單的輸入虛擬刺激並擷取儀器節點目前的價值。 |
|
本章節Intel® Quartus® Prime 軟體手冊說明如何使用 Intel® Quartus® Prime 軟體 v10.0 中引入的全新收發器工具組,以驗證系統中Intel® FPGA收發器裝置的高速連結。Intel® FPGA也提供了本章的設計範例,讓您開始使用收發器工具組。 |
|
本參考手冊說明虛擬 JTAG 兆功能,也稱為sld_virtual_jtag兆功能。sld_virtual_jtag超級功能讓您輕鬆地將 JTAG 埠用作簡單的通訊介面,進而開發自訂除錯解決方案。 |
|
323:在 SOPC 建置器系統 (PDF) 中使用 SignalTap II 嵌入式邏輯分析器 |
本應用程式說明說明如何使用 SignalTap II 邏輯分析器來監控由 SOPC Builder 產生的系統模組內的訊號。 AN 323 的設計檔案:在 SOPC 建置器系統中使用 SignalTap II 嵌入式邏輯分析器。 |
本應用程式說明會檢查 SignalTap II 邏輯分析器中Nios II外掛程式的使用方式,並提供外掛程式的功能、配置選項和使用模式。 |
|
Nios® II軟體發展者手冊 | Nios® II Software Developer 的手冊修訂歷史記錄。 |
表 2 提供有關晶片上除錯工具上可用的訓練和示範的連結。
表 2。晶片式除錯訓練與示範
資源 |
描述 |
---|---|
本線上訓練課程提供使用 SignalTap II 邏輯分析器的深入演練。 |
|
透過本線上訓練課程,瞭解如何使用收發器工具組(Intel® Quartus® Prime Software v10.0 導入)驗證主機板上的高速收發器連結。 這是 40 分鐘的線上課程。 |
|
本訓練課程將介紹如何使用虛擬 JTAG 超級功能。 |
|
瞭解 Intel® Quartus® Prime 軟體的進階功能(包括使用晶片上的除錯工具),讓您驗證您的設計。 |
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。